JPH02228733A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖血豆ヱ 本発明は情報処理装置に関し、特にデータとともにコン
デイションコードを保持するレジスタを有する情報処理
装置に関する。

良氷韮韮 一般に情報処理装置においてはレジスタに保持されたデ
ータの内容すなわち、そのレジスタ内のデータの状態に
基づいて分岐命令（ジャンプ）を行うか否か等を判断す
るという制御方式が採用されているものがある。その場
合、データの各状態を示すコンデイションコードをその
データとともにレジスタ内に保持しておき、このコンデ
イションコードに基づいて判定を行っていた。

また、そのコンデイションコードを保持する方式には以
下のようなものがあった。第１に、データの各状態の種
類の数を２進′数で表し、その２進数の状態のままレジ
スタに格納するという方式がある。この方式によれば、
コンデイションコードに用いられるビットの数が最小限
に抑えられる為、レジスタのビット数が少なくて済む。

しかし、この方式では現在のレジスタの状態が各状態の
いずれにあるかの判定を行うためには、各状態１つずつ
に対して判定を行わなければならず、その判定に時間が
かかってしまうという欠点がある。

第２に、データの各状態に１ビットを対応させ、その状
態の種類数と同じビット数のレジスタでデータを保持す
るという方式がある。この方式によれば、どの桁のビッ
トのみが「１」　（又は「ＯＪ）であるかを判定すれば
良いため、判定がし易く、また判定時間も少くて済む。

しかし、この方式ではレジスタのビット数が多くなって
しまい、その結果、装置を構成する回路が大きくなると
いう欠点がある。

九肌立且善 本発明は上述の欠点を解決するためになされたもめて゛
あり、その目的とするところは、レジスタのビット数を
最小限に抑え、かつ各状態についての判定を容易にする
ことができる情報処理装置を提供することである。

ｉ肌五１羞 本発明による情報処理装置は、自手段内の保持データの
状態を示す状態データが保持されるＮビット（Ｎは整数
）を含む保持手段を有する情報処理装置であって、前記
Ｎビットの状態データを２Ｎビットにデコードするデコ
ード手段を有し、前記保持データ及び前記デコード手段
によりデコードされた２Ｎビットのデータを出力するよ
うにしたことを特徴とする。

Ｋ姐ヨ 以下、図面を用いて本発明の詳細な説明する。

第１図は、本発明による情報処理装置の一実施例の主要
部の構成を示すブロック図である１図において、本発明
の一実施例による情報処理装置はレジスタ１．３及び９
と、デコーダ２と、演算器７と、バス５．６及び８と、
コンデイションコード生成回路１０と、命令続出機構１
１と、定数生成回路１３とを含んで構成されている。な
お、特に明示がない限り、鉤括弧書きの数は２進数であ
るものとする。

本実繕例は、コンデイションコードの内容による条件分
岐の例であり、コンデイションコードＮ−２ビットの場
合を示している。

レジスタ１はコンデイションコードの２ビットを含むレ
ジスタである。

デコーダ２はコンデイションコードの２ビットをその４
つの状態が夫々１ビットに対応する様にデコードするも
のである０本実施例ではコンデイションコード「００」
をｒｌｏＯＯ」、　　ｒ　ＯＩ　ＪをｒｏｌｏＪ　、　
ｒ　Ｌ　ＯＪをｒｏｏｌｏ」、　’　Ｉ　Ｌ　」を「０
００１」に夫々デコードするものとする。

こうすることにより、レジスタの内容の各状態すなわち
各コンデイションコードがデコード結果の各桁のビット
に対応することになる。

コンデイションコード生成回路１０は、演算器７での演
算の状態（オーバフロー、キャリ等）をもとにコンデイ
ションコードを生成するものである。そして、その２ビ
ットのコンデイションコードの内容はレジスタ１にセッ
トされる。

定数生成回路１３は命令読出機構１１から読出された命
令の内容に応じた定数を生成するものである。

また、この情報処理装置においてはレジスタ３の内容と
レジスタ９の内容とを演算す乞命令と、レジスタ１の内
容と上述の定数とを演算する命令と、演算器７での前回
の演算結果が０であるかどうかの判定結果に応じて分岐
を行う条件分岐命令とが規定されているものとする。

かかる構成において、レジスタ３の内容とレジスタ９の
内容との演算時のコンデイションコードによって分岐を
行うものとする。まず、レジスタ３の内容とレジスタ９
の内容との演算が演算器７で行われるとコンデイション
コード生成回路１０によりコンデイションコードが生成
され、レジスタ１にセットされる。よって、レジスタ１
のビット数は最小限に抑えることができる。

ここで、コンデイションコードが分岐の条件に合致する
かどうかを判定する為にデコーダ２の出力を使う、デコ
ーダ２の出力はレジスタ１の内容と並列にバス６に出力
される。こうすることにより、レジスタ１の内容の一部
として演算を行うことができるのである。その様子を概
念的に示したのが第２図である。

第２図において、２１はレジスタ１の内容すなわち保持
されているデータであり、２２はデコーダ２によってコ
ンデイションコードをデコードした結果の出力である。

つまり、レジスタ１そのものの内容とコンデイションコ
ードのデコード結果とを並列にバス６に出力しているた
め、もともとのレジスタ１の内容についての論理演算が
行えるとともにデコード結果によってコンデイションコ
ードの判定も容易に行えることになるのである。

次に、コンデイションコードの判定についての具体例を
示す。

コンデイションコードの判定を行う為に、デコーダ２の
出力を含むレジスタ１の内容と定数生成回路１３によっ
て生成された定数との演算を行う。

ここで、コンデイションコードが「００」または、「０
１」の場合に分岐を行いたいものとすると、デコーダ２
の出力がｒｉＱＯＯＪまたはｒｏｌｏｏ、のとき分岐を
行うことになる。このため、対応するビットを「１」、
他のビットを「０」にし、バス幅まで拡張した定数とレ
ジスタ１の内容との論理積演算を行う、この場合、バス
ラが１６ビヅトバスであるならばその定数はｒＱＱＯｃ
」（Ｌ　６進数）−ｒｌｌｏｏ、となる。

したがって、この定数ｒ１１ＱＯ」とデコーダ２の出力
との論理積演算を行えば、その結果がｒ　００００　Ｊ
〈つまり、ａρｇＯ）であるか否かで分岐の条件に合致
しているか否かを一度の演算のみで判定できるのである
。そして、その演算結果がａρｇＯでなければ（つまり
、真であれば）、分岐する命令が実行される。なお、定
数生成回路１３からその分岐の条件に応じた定数が生成
されるように、予め命令続出機構１１から命令が与えら
れる。

つまり、本実施例によれば、−度の演算のみでコンデイ
ションコードによる条件分岐が実現できるのである。

なお、本実施例においては、デコード前のコンデイショ
ンコードが２ビットである場合について説明したが、３
ビットや４ビットでも良く、レジスタの内容の状態の種
類数に応じたビット数となるためその数に限定されない
。それらの場合、デコード後は夫々８ビット、１６ビッ
トとなる。

また、本実施例においては、コンデイションコードを用
いた条件分岐について説明したが、その場合に限らず、
本発明によればレジスタの内容とともに出力されている
デコード出力に対して一度の論理演算を行うだけで、そ
の内容の状態の判定結果を１ビットの数値に帰結させる
ことができるため、マイクロプログラム方式の情報処理
装置等に広く活用できるのである。

九肌五夏１ 以上説明したように本発明はレジスタに保持されている
データの状態を示すコンデイションコードをデコードし
た後にそのデータとともに出力することにより、レジス
タのビット数を最小限に抑え、かつ各状態についての判
定を容易にすることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による情報処理装置の主要部の
構成を示すブロック図、第２図はバス６上のデータ内容
を示す概念図である。 主要部の符号の説明 １．３．９　　・・・・・・　レジスタ２　・・・・・
・　デコーダ 演算器 コンデイションコード 生成回路 命令続出機構 定数生成回路

Claims (1)

【特許請求の範囲】
1. （１）自手段内の保持データの状態を示す状態データが
   保持されるＮビット（Ｎは整数）を含む保持手段を有す
   る情報処理装置であって、前記Ｎビットの状態データを
   ２＾Ｎビットにデコードするデコード手段を有し、前記
   保持データ及び前記デコード手段によりデコードされた
   ２＾Ｎビットのデータを出力するようにしたことを特徴
   とする情報処理装置。