JPH0222915A - Ｅｃｌ−ｔｔｌレベル変換回路 - Google Patents
Ｅｃｌ−ｔｔｌレベル変換回路Info
- Publication number
- JPH0222915A JPH0222915A JP63172865A JP17286588A JPH0222915A JP H0222915 A JPH0222915 A JP H0222915A JP 63172865 A JP63172865 A JP 63172865A JP 17286588 A JP17286588 A JP 17286588A JP H0222915 A JPH0222915 A JP H0222915A
- Authority
- JP
- Japan
- Prior art keywords
- schottky barrier
- barrier diode
- transistor
- emitter
- ecl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路に関し、特にＥＣＬ−ＴＴＬレベル変
換回路に関する。
換回路に関する。
従来、この種のＥＣＬ−ＴＴＬレベル変換回路はトーテ
ムポール回路の入力段のショットキーバリアダイオード
付トランジスタのエミッタを抵抗を通して接地し、高レ
ベル出力時にも抵抗に常に電流を流すことにより、トー
テムポール回路の出力段の接地側のショットキーバリア
ダイオード付トランジスタのベースの蓄積電荷を放電し
易くし、低レベル出力から高レベル出力の立ち上がりの
高速動作を実現している。
ムポール回路の入力段のショットキーバリアダイオード
付トランジスタのエミッタを抵抗を通して接地し、高レ
ベル出力時にも抵抗に常に電流を流すことにより、トー
テムポール回路の出力段の接地側のショットキーバリア
ダイオード付トランジスタのベースの蓄積電荷を放電し
易くし、低レベル出力から高レベル出力の立ち上がりの
高速動作を実現している。
第２図に従来のＥＣＬ−ＴＴＬレベル変換回路を示す、
第２図において、１，２．４はショットキーバリアダイ
オード付トランジスタ、３，５゜９．１１はトランジス
タ、６．７，８．１０はダイオード接続したトランジス
タ、１２．１３．１４．１５．１６は抵抗をそれぞれ示
す。
第２図において、１，２．４はショットキーバリアダイ
オード付トランジスタ、３，５゜９．１１はトランジス
タ、６．７，８．１０はダイオード接続したトランジス
タ、１２．１３．１４．１５．１６は抵抗をそれぞれ示
す。
回路動作を説明すると、ＥＣＬレベルの信号を入力端子
ＩＮ、ＩＮから各々逆相で入力し、トランジスタ５．９
とダイオード接続したトランジスタ６．７，８．１０と
、抵抗１５．１６でレベルシフトしてＩＮ入力と同相の
ＥＣＬレベルの信号をショットキーバリアダイオード付
トランジスタ１のベースに入力する。ショットキーバリ
アダイオード付トランジスタ１のベースが高いレベル時
には、ショットキーバリアダイオード付トランジスタ１
゜４がオン状態となり、ＯＵＴは低レベル出力となる。
ＩＮ、ＩＮから各々逆相で入力し、トランジスタ５．９
とダイオード接続したトランジスタ６．７，８．１０と
、抵抗１５．１６でレベルシフトしてＩＮ入力と同相の
ＥＣＬレベルの信号をショットキーバリアダイオード付
トランジスタ１のベースに入力する。ショットキーバリ
アダイオード付トランジスタ１のベースが高いレベル時
には、ショットキーバリアダイオード付トランジスタ１
゜４がオン状態となり、ＯＵＴは低レベル出力となる。
また、ショットキーバリアダイオード付トランジスタ１
のベースが低レベル時には、ショットキーバリアダイオ
ード付トランジスタ１．４のｖ＠Ｅが不足して、オフ状
態となるため、出力端子ＯＵＴは高レベル出力となる。
のベースが低レベル時には、ショットキーバリアダイオ
ード付トランジスタ１．４のｖ＠Ｅが不足して、オフ状
態となるため、出力端子ＯＵＴは高レベル出力となる。
この回路において、ショットキーバリアダイオード付ト
ランジスタ１のエミッタに抵抗１３を通して接地するこ
とにより、高レベル出力時にショットキーバリアダイオ
ード付トランジスタ１を完全にオフとせずにエミッタを
流を流してやり、ショットキーバリアダイオード付トラ
ンジスタ４のベースに蓄積された電荷を放電させること
ができ、立ち上がり特性の高速動作を実現している。
ランジスタ１のエミッタに抵抗１３を通して接地するこ
とにより、高レベル出力時にショットキーバリアダイオ
ード付トランジスタ１を完全にオフとせずにエミッタを
流を流してやり、ショットキーバリアダイオード付トラ
ンジスタ４のベースに蓄積された電荷を放電させること
ができ、立ち上がり特性の高速動作を実現している。
上述した従来のＥＣＬ−ＴＴＬレベル変換回路はトーテ
ムポール回路の入力部のショットキーバリアダイオード
付トランジスタを高レベル出力時にも完全にオフとせず
、エミッタ電流を流しているため、コレクタに接続され
ている抵抗との電圧降下の分だけ高レベル電位が低下し
てしまうという欠点がある。
ムポール回路の入力部のショットキーバリアダイオード
付トランジスタを高レベル出力時にも完全にオフとせず
、エミッタ電流を流しているため、コレクタに接続され
ている抵抗との電圧降下の分だけ高レベル電位が低下し
てしまうという欠点がある。
本発明の目的は前記課題を解決したＥＣＬ−ＴＴＬレベ
ル変換装置を提供することにある。
ル変換装置を提供することにある。
前記目的を達成するため、本発明に係るＥＣＬ−ＴＴＬ
レベル変換回路においては、トーテムポール回路の入力
段のショットキーバリアダイオード付トランジスタのエ
ミッタを抵抗及びショットキーバリアダイオードを介し
て接地したものである。
レベル変換回路においては、トーテムポール回路の入力
段のショットキーバリアダイオード付トランジスタのエ
ミッタを抵抗及びショットキーバリアダイオードを介し
て接地したものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例を示す回路図である。
本発明のＥＣＬ−ＴＴＬレベル変換回路は、ベースを信
号源に接続し、コレクタを抵抗１２を通して正電源に接
続し、エミッタと接地の間に抵抗１３とショットキーバ
リアダイオード１７を直列に接続したショットキーバリ
アダイオード付トランジスタ１と、ベースをショットキ
ーバリアダイオード付トランジスタ１のコレクタに接続
し、コレクタを抵抗１４に接続したショットキーバリア
ダイオード付トランジスタ２と、ベースをショットキー
バリアダイオード付トランジスタ２のエミッタに接続し
、コレクタをショットキーバリアダイオード付トランジ
スタ２のコレクタに接続し、エミッタを出力端子ＯＵＴ
に接続したトランジスタ３と、ベースをショットキーバ
リアダイオード付トランジスタ１のエミッタに接続し、
コレクタを出力端子ＯＵＴに＃続し、エミッタを接地し
たショットキーバリアダイオード付トランジスタ４を有
している。
号源に接続し、コレクタを抵抗１２を通して正電源に接
続し、エミッタと接地の間に抵抗１３とショットキーバ
リアダイオード１７を直列に接続したショットキーバリ
アダイオード付トランジスタ１と、ベースをショットキ
ーバリアダイオード付トランジスタ１のコレクタに接続
し、コレクタを抵抗１４に接続したショットキーバリア
ダイオード付トランジスタ２と、ベースをショットキー
バリアダイオード付トランジスタ２のエミッタに接続し
、コレクタをショットキーバリアダイオード付トランジ
スタ２のコレクタに接続し、エミッタを出力端子ＯＵＴ
に接続したトランジスタ３と、ベースをショットキーバ
リアダイオード付トランジスタ１のエミッタに接続し、
コレクタを出力端子ＯＵＴに＃続し、エミッタを接地し
たショットキーバリアダイオード付トランジスタ４を有
している。
５．９．１１はトランジスタ、６．７，８．１０はダイ
オード接続したトランジスタ、１５．１６は抵抗をそれ
ぞれ示す、すなわち、本発明はショットキーバリアダイ
オード付トランジスタ１のエミッタと接地の間に抵抗１
３とショットキーバリアダイオード１７を挿入すること
により、抵抗だけ挿入する場合の立ち上がり特性の高速
性を損うことなく、高レベル出力の低下を防止するもの
である６図において、入力端子ＩＮ、ＩＮにＥＣＬレベ
ルの入力信号を各々逆相で入力する。トランジスタ５゜
９．１１とダイオード接続したトランジスタ６．７゜８
．１０と抵抗１５．１６で入力信号をレベルシフトし、
ショットキーバリアダイオード付トランジスタ１のベー
スにＩＮと同相のＥＣＬレベルの信号が入力される。シ
ョットキーバリアダイオード付トランジスタ１のベース
が高レベル時にはショットキーバリアダイオード付トラ
ンジスタ１．４がオン状態となり、出力端子ＯＵＴは低
レベル出力となる０次にショットキーバリアダイオード
付トランジスタ１のベースが低レベル時の場合、ショッ
トキーバリアダイオード付トランジスタ１．４のｖｉａ
が不足して、オフ状態になるが、ショットキーバリアダ
イオード付トランジスタ１のエミッタと接地の間はショ
ットキーバリアダイオード１７と抵抗１３であり、ショ
ットキーバリアダイオード１７のＶＦはトランジスタ１
のｖｓｌ、より小さいため、ショットキーバリアダイオ
ード付トランジスタ４がオフ状態でもショットキーバリ
アダイオード１７には電流は流れる。この電流によりシ
ョットキーバリアダイオード付トランジスタ４のベース
に蓄積された電荷を素早く放電させることができる。
オード接続したトランジスタ、１５．１６は抵抗をそれ
ぞれ示す、すなわち、本発明はショットキーバリアダイ
オード付トランジスタ１のエミッタと接地の間に抵抗１
３とショットキーバリアダイオード１７を挿入すること
により、抵抗だけ挿入する場合の立ち上がり特性の高速
性を損うことなく、高レベル出力の低下を防止するもの
である６図において、入力端子ＩＮ、ＩＮにＥＣＬレベ
ルの入力信号を各々逆相で入力する。トランジスタ５゜
９．１１とダイオード接続したトランジスタ６．７゜８
．１０と抵抗１５．１６で入力信号をレベルシフトし、
ショットキーバリアダイオード付トランジスタ１のベー
スにＩＮと同相のＥＣＬレベルの信号が入力される。シ
ョットキーバリアダイオード付トランジスタ１のベース
が高レベル時にはショットキーバリアダイオード付トラ
ンジスタ１．４がオン状態となり、出力端子ＯＵＴは低
レベル出力となる０次にショットキーバリアダイオード
付トランジスタ１のベースが低レベル時の場合、ショッ
トキーバリアダイオード付トランジスタ１．４のｖｉａ
が不足して、オフ状態になるが、ショットキーバリアダ
イオード付トランジスタ１のエミッタと接地の間はショ
ットキーバリアダイオード１７と抵抗１３であり、ショ
ットキーバリアダイオード１７のＶＦはトランジスタ１
のｖｓｌ、より小さいため、ショットキーバリアダイオ
ード付トランジスタ４がオフ状態でもショットキーバリ
アダイオード１７には電流は流れる。この電流によりシ
ョットキーバリアダイオード付トランジスタ４のベース
に蓄積された電荷を素早く放電させることができる。
またショットキーバリアダイオード付トランジスタ１の
エミッタの電位からショットキーバリアダイオード１７
の■２の値の差を抵抗１３の抵抗値で割ったものが高レ
ベル出力時にショットキーバリアダイオード付トランジ
スタ１のエミッタ電流であり、ショットキーバリアダイ
オード１７がない場合より減少させることができ、ショ
ットキーバリアダイオード付トランジスタ１のコレクタ
の電位の低下を防止し、それにより高レベル出力電位の
低下を防止している。
エミッタの電位からショットキーバリアダイオード１７
の■２の値の差を抵抗１３の抵抗値で割ったものが高レ
ベル出力時にショットキーバリアダイオード付トランジ
スタ１のエミッタ電流であり、ショットキーバリアダイ
オード１７がない場合より減少させることができ、ショ
ットキーバリアダイオード付トランジスタ１のコレクタ
の電位の低下を防止し、それにより高レベル出力電位の
低下を防止している。
以上説明したように本発明によれば、立ち上がり特性の
高速動作を損うことなく、高レベル出力の低下を防止す
ることができる効果を有する。
高速動作を損うことなく、高レベル出力の低下を防止す
ることができる効果を有する。
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 １．２．４・・・ショットキーバリアダイオード付トラ
ンジスタ ３．５，９．１１・・・トランジスタ ６．７，８．１０・・・ダイオード接続したトランジス
タ １２、１３．１４．１５．１６・・・抵抗１７・・・シ
ョットキーバリアダイオードＩＮ、ＩＮ・・・入力端子 ＯＵＴ・・・出力端子 第 図
例を示す回路図である。 １．２．４・・・ショットキーバリアダイオード付トラ
ンジスタ ３．５，９．１１・・・トランジスタ ６．７，８．１０・・・ダイオード接続したトランジス
タ １２、１３．１４．１５．１６・・・抵抗１７・・・シ
ョットキーバリアダイオードＩＮ、ＩＮ・・・入力端子 ＯＵＴ・・・出力端子 第 図
Claims (1)
- （１）トーテムポール回路の入力段のショットキーバリ
アダイオード付トランジスタのエミッタを抵抗及びショ
ットキーバリアダイオードを介して接地したことを特徴
とするＥＣＬ−ＴＴＬレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172865A JPH0222915A (ja) | 1988-07-12 | 1988-07-12 | Ｅｃｌ−ｔｔｌレベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172865A JPH0222915A (ja) | 1988-07-12 | 1988-07-12 | Ｅｃｌ−ｔｔｌレベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222915A true JPH0222915A (ja) | 1990-01-25 |
Family
ID=15949733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172865A Pending JPH0222915A (ja) | 1988-07-12 | 1988-07-12 | Ｅｃｌ−ｔｔｌレベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222915A (ja) |
-
1988
- 1988-07-12 JP JP63172865A patent/JPH0222915A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818209A (en) | Bootstrap line power supply regulator with no filter capacitor | |
| US5726594A (en) | Switching device including power MOSFET with internal power supply circuit | |
| US4549151A (en) | Pulse width modulator circuit with thermal breakdown prevention | |
| US6870417B2 (en) | Circuit for loss-less diode equivalent | |
| EP1183780B1 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
| JPH0222915A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS6281120A (ja) | 半導体装置 | |
| EP0459457A2 (en) | Output driver | |
| EP0645890A2 (en) | BiCMOS logic circuit | |
| JPS5830233A (ja) | トランジスタ回路 | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| CA1315360C (en) | Ttl current sinking circuit with transient performance enhancement during output transition from high to low | |
| US7385434B2 (en) | Circuit for preventing latch-up in DC-DC converter | |
| US5666076A (en) | Negative input voltage comparator | |
| JPH02116221A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS642449Y2 (ja) | ||
| JP3085423B2 (ja) | 半導体論理回路 | |
| JPH0475494A (ja) | モータの速度制御回路 | |
| SU1644372A1 (ru) | Транзисторный ключ | |
| JPH04242412A (ja) | クロックバイアス回路 | |
| JPS6110315A (ja) | 半導体集積回路装置 | |
| JPH08256049A (ja) | バイポーラトランジスタ出力回路 | |
| JPH0568154B2 (ja) | ||
| JPS58220525A (ja) | 論理回路 | |
| JPH05259860A (ja) | 電流スイッチ回路 |