JPH02229445A - フィルムキャリアおよび半導体装置 - Google Patents
フィルムキャリアおよび半導体装置Info
- Publication number
- JPH02229445A JPH02229445A JP1050792A JP5079289A JPH02229445A JP H02229445 A JPH02229445 A JP H02229445A JP 1050792 A JP1050792 A JP 1050792A JP 5079289 A JP5079289 A JP 5079289A JP H02229445 A JPH02229445 A JP H02229445A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film carrier
- bump
- hole
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明はフィルムキャリアおよび半導体装置に関するも
のである． く従来の技術〉 従来から半導体素子の実装方式の一つとしてフィルムキ
ャリア方式が採用されている。
のである． く従来の技術〉 従来から半導体素子の実装方式の一つとしてフィルムキ
ャリア方式が採用されている。
フィルムキャリア方式におけるフィンガー状リードと半
導体素子とのボンディング（インナーリードボンディン
グ）方法としては、各種の方法が提案されており、半導
体素子の電極面にバンプ（突起電極）を形成し、このバ
ンプを利用してフィルムキャリア上のリードとボンディ
ングする方法が提案されている． しかし、電極面へのバンプ形成工程は、電極面にチタン
／クロムなど金属による接着層およびバンプ形成金属の
拡散防止のための銅、白金、パラジウムなどの金属から
なるバリアー層をスバツタエッチッングや蒸着などの方
法により形成し、さらに、メッキ法により金メッキなど
によりバンプを形成するという複雑な工程が必要となる
だけでなく、半導体素子の汚染や損傷を免れることが難
しく、決して優れた方法とは云えないものである。
導体素子とのボンディング（インナーリードボンディン
グ）方法としては、各種の方法が提案されており、半導
体素子の電極面にバンプ（突起電極）を形成し、このバ
ンプを利用してフィルムキャリア上のリードとボンディ
ングする方法が提案されている． しかし、電極面へのバンプ形成工程は、電極面にチタン
／クロムなど金属による接着層およびバンプ形成金属の
拡散防止のための銅、白金、パラジウムなどの金属から
なるバリアー層をスバツタエッチッングや蒸着などの方
法により形成し、さらに、メッキ法により金メッキなど
によりバンプを形成するという複雑な工程が必要となる
だけでなく、半導体素子の汚染や損傷を免れることが難
しく、決して優れた方法とは云えないものである。
また、前記方法とは逆に、フィルムキャリア側のリード
にバンプを形成してボンディングする方法も提案されて
いるが、この方法も上記方法と同様、複雑なバンプ形成
工程が必要となるものである。
にバンプを形成してボンディングする方法も提案されて
いるが、この方法も上記方法と同様、複雑なバンプ形成
工程が必要となるものである。
近年、バンプレスフィルムキャリアとして、異方導電膜
を用いたものが提案されている（特開昭６３−４６３３
号公報）．用いる異方導電膜としてはカーボンブラック
、グラファイト、ニッケル、銅、銀などの導電性粒子を
電気絶縁性樹脂膜に分散し、粒子を膜の厚み方向に配向
させたものであって、均質な異方導電性を発揮する膜を
得るには製法上、煩雑なものとなり、また導電性粒子の
配向が不充分な場合は、半導体素子の電極とリードとの
インナーリードボンディングが不確実なものとなり、接
続信頼性が低下する恐れがある。
を用いたものが提案されている（特開昭６３−４６３３
号公報）．用いる異方導電膜としてはカーボンブラック
、グラファイト、ニッケル、銅、銀などの導電性粒子を
電気絶縁性樹脂膜に分散し、粒子を膜の厚み方向に配向
させたものであって、均質な異方導電性を発揮する膜を
得るには製法上、煩雑なものとなり、また導電性粒子の
配向が不充分な場合は、半導体素子の電極とリードとの
インナーリードボンディングが不確実なものとなり、接
続信頼性が低下する恐れがある。
く発明が解決しようとする課題〉
本発明は上記従来の技術が有する欠点を解決するフィル
ムキャリア、詳しくは半導体素子とリードをボンディン
グする際の位置決めが容易となり、且つ半導体装置の製
造が極めて容易となるフィルムキャリア、およびこのフ
ィルムキャリアを用いてなる半導体装置を提供すること
を目的とするものである． 〈課題を解決するための手段〉 本発明者らは鋭意検討を重ねた結果、表裏面に導通する
貫通孔を設けた絶縁性フィルムを用い、該貫通孔の開口
部にバンプ状金属突出物を設けることにより、上記目的
を達成できるフィルムキャリアが得られることを見い出
し、本発明を完成するに至った。
ムキャリア、詳しくは半導体素子とリードをボンディン
グする際の位置決めが容易となり、且つ半導体装置の製
造が極めて容易となるフィルムキャリア、およびこのフ
ィルムキャリアを用いてなる半導体装置を提供すること
を目的とするものである． 〈課題を解決するための手段〉 本発明者らは鋭意検討を重ねた結果、表裏面に導通する
貫通孔を設けた絶縁性フィルムを用い、該貫通孔の開口
部にバンプ状金属突出物を設けることにより、上記目的
を達成できるフィルムキャリアが得られることを見い出
し、本発明を完成するに至った。
即ち、本発明のフィルムキャリアは、リードを片面に有
する絶縁性フィルムのリード当接領域内または該領域内
とその近傍領域に、少なくとも１個の微細貫通孔が厚み
方向に設けられており、かつリード当接領域内に設けら
れた貫通孔には金属物質による導通路が形成されている
と共に、導通路が形成されている貫通孔のリード当接面
と反対面の開口部にはバンプ状の金属突出物が形成され
てなるものである．さらに、外部接続用電極を有する半
導体素子を上記フィルムキャリアのバンプ状金属突出物
に接続することによって半導体装置を得ることができる
ものである。
する絶縁性フィルムのリード当接領域内または該領域内
とその近傍領域に、少なくとも１個の微細貫通孔が厚み
方向に設けられており、かつリード当接領域内に設けら
れた貫通孔には金属物質による導通路が形成されている
と共に、導通路が形成されている貫通孔のリード当接面
と反対面の開口部にはバンプ状の金属突出物が形成され
てなるものである．さらに、外部接続用電極を有する半
導体素子を上記フィルムキャリアのバンプ状金属突出物
に接続することによって半導体装置を得ることができる
ものである。
〈実施例〉
以下に、本発明を図面に示す一実施例に基づき説明する
。
。
第１図は本発明のフィルムキャリアを用いてなる半導体
装置の一実例を示す断面図であり、リード３を片面に有
する絶縁性フィルム２のリード３当接領域内およびその
近傍領域に、複数の貫通孔４が設けられており、このリ
ード３当接領域内に設けられた貫通孔４にのみ金属物質
５が充填されバンプ状金属突出物６が形成されている．
半導体素子１は素子上のアルミニウム電極などの外部接
続用電極７を、上記フィルムキャリアのバンプ状金属突
出物６に接続することによって半導体装置とすることが
できる。
装置の一実例を示す断面図であり、リード３を片面に有
する絶縁性フィルム２のリード３当接領域内およびその
近傍領域に、複数の貫通孔４が設けられており、このリ
ード３当接領域内に設けられた貫通孔４にのみ金属物質
５が充填されバンプ状金属突出物６が形成されている．
半導体素子１は素子上のアルミニウム電極などの外部接
続用電極７を、上記フィルムキャリアのバンプ状金属突
出物６に接続することによって半導体装置とすることが
できる。
第１図において絶縁性フィルム２は電気絶縁特性を有す
るフィルムであればその素材に制限はなく、ポリエステ
ル系樹脂、エボキシ系樹脂、ウレタン系樹脂、ボリスチ
レン系樹脂、ポリエチレン系樹脂、ボリアミド系樹脂、
ポリイミド系樹脂、ＡＢＳ樹脂、ポリカーボネート樹脂
、シリコーン系樹脂などの熱硬化性樹脂や熱可塑性樹脂
を問わず使用できる．これらのうち、耐熱性や機械的強
度の点からポリイミド系樹脂を用いることが好ましい。
るフィルムであればその素材に制限はなく、ポリエステ
ル系樹脂、エボキシ系樹脂、ウレタン系樹脂、ボリスチ
レン系樹脂、ポリエチレン系樹脂、ボリアミド系樹脂、
ポリイミド系樹脂、ＡＢＳ樹脂、ポリカーボネート樹脂
、シリコーン系樹脂などの熱硬化性樹脂や熱可塑性樹脂
を問わず使用できる．これらのうち、耐熱性や機械的強
度の点からポリイミド系樹脂を用いることが好ましい。
上記絶縁性フィルム２の片面のリード３は、例えば金、
銀、銅、ニッケル、コバルトなどの各種金属、またはこ
れらを主成分とする各種合金などの導電性材料によって
形成され、半導体素子１と電気的に接続され、半導体素
子ｌの所定の機能を発揮せしめるように、所望の線状パ
ターンにて配線されている。
銀、銅、ニッケル、コバルトなどの各種金属、またはこ
れらを主成分とする各種合金などの導電性材料によって
形成され、半導体素子１と電気的に接続され、半導体素
子ｌの所定の機能を発揮せしめるように、所望の線状パ
ターンにて配線されている。
本発明のフィルムキャリアの上記絶縁フィルム２に設け
る貫通孔４は、リード３と半導体素子ｌ上の外部接続用
電極７との接続を果たすために重要であり、リード当接
領域内または該領域内とその近傍領域にリード３の幅よ
りも小さな孔間ピッチにて、少なくとも１個の微細貫通
孔がフィルム３の厚み方向に設けられている。貫通孔４
は機械加工やレーザー加工、光加工、化学エッチングな
どの方法を用い、任意の孔径や孔間ピッチにて設けるこ
とができ、例えばエキシマレーザーの照射による穿孔加
工を行なうことが好ましい．また、貫通孔４の孔径は、
隣合う貫通孔４同士が繋がらない程度にまで大きくし、
さらに孔間ピッチもできるだけ小さくしてリードに接す
る貫通孔４の数を増やすことが、後の工程にて充填する
金属物質の電気抵抗を小さくする上で好ましい。
る貫通孔４は、リード３と半導体素子ｌ上の外部接続用
電極７との接続を果たすために重要であり、リード当接
領域内または該領域内とその近傍領域にリード３の幅よ
りも小さな孔間ピッチにて、少なくとも１個の微細貫通
孔がフィルム３の厚み方向に設けられている。貫通孔４
は機械加工やレーザー加工、光加工、化学エッチングな
どの方法を用い、任意の孔径や孔間ピッチにて設けるこ
とができ、例えばエキシマレーザーの照射による穿孔加
工を行なうことが好ましい．また、貫通孔４の孔径は、
隣合う貫通孔４同士が繋がらない程度にまで大きくし、
さらに孔間ピッチもできるだけ小さくしてリードに接す
る貫通孔４の数を増やすことが、後の工程にて充填する
金属物質の電気抵抗を小さくする上で好ましい。
上記のようにして設けられた貫通孔４のうち、リード３
当接領域内の貫通孔には、金属物質５を充填することに
よって導通路が形成される。さらに、導通路が形成され
ている貫通孔４のリード当接面と反対面の開口部に数μ
ｍ〜数十μｍの高さでバンプ状に突出物６を形成させる
ことによって本発明のフィルムキャリアを得ることがで
きる。
当接領域内の貫通孔には、金属物質５を充填することに
よって導通路が形成される。さらに、導通路が形成され
ている貫通孔４のリード当接面と反対面の開口部に数μ
ｍ〜数十μｍの高さでバンプ状に突出物６を形成させる
ことによって本発明のフィルムキャリアを得ることがで
きる。
金属物質による導通路およびバンプ状金属突出物の形成
は、例えばリード３を電極として電解メッキすることに
よって、リード３当接領域内の貫通孔のみに選択的に行
なえるものである。
は、例えばリード３を電極として電解メッキすることに
よって、リード３当接領域内の貫通孔のみに選択的に行
なえるものである。
また、貫通孔に充填および突出させる金属物質は、単一
の金属物質に限定されず、複数種の金属を用い、多層構
造とすることもできる。例えば第２図に示すように、貫
通孔のリード側の第１層に銅などの安価な金属物質５ａ
を用い、半導体素子と接する第３層には接続信軌性の高
い金などの金属物質５ｃを用い、第１層と第３層との間
に位置する第２層として、第１層と第３層を形成する金
属物質の相互反応を防止するためのバリャー性金属物質
５ｂとしてニッケルなどを用いることもできる． 本発明のフィルムキャリアは、上記フィルムキャリアに
形成されたバンプ状金属突出物６に、半導体素子１上の
電極７を通常の接着、電気接続することによって目的と
する半導体装置とすることができる。
の金属物質に限定されず、複数種の金属を用い、多層構
造とすることもできる。例えば第２図に示すように、貫
通孔のリード側の第１層に銅などの安価な金属物質５ａ
を用い、半導体素子と接する第３層には接続信軌性の高
い金などの金属物質５ｃを用い、第１層と第３層との間
に位置する第２層として、第１層と第３層を形成する金
属物質の相互反応を防止するためのバリャー性金属物質
５ｂとしてニッケルなどを用いることもできる． 本発明のフィルムキャリアは、上記フィルムキャリアに
形成されたバンプ状金属突出物６に、半導体素子１上の
電極７を通常の接着、電気接続することによって目的と
する半導体装置とすることができる。
第３図（ａ）〜（ｅ）は半導体素子１の外部接続用電極
７形成面に熱接着性樹脂層８を設けてフィルムキャリア
と半導体素子の接続し、半導体装置を得るための製造工
程図である． 第３図（ａ）は前記のように絶縁性フィルム２に貫通孔
４を設けたものの断面図、第３図℃）は貫通孔を導通路
とするために金属物質５を充填した際の断面図、第３図
（Ｃ）は第３図５）の斜視図、第３図（ｄ）は熱接着性
樹脂層８を表面に付着した半導体素子１を接続する際の
断面図、第３図（ｅ）は接続後の半導体装置の断面図を
示す。
７形成面に熱接着性樹脂層８を設けてフィルムキャリア
と半導体素子の接続し、半導体装置を得るための製造工
程図である． 第３図（ａ）は前記のように絶縁性フィルム２に貫通孔
４を設けたものの断面図、第３図℃）は貫通孔を導通路
とするために金属物質５を充填した際の断面図、第３図
（Ｃ）は第３図５）の斜視図、第３図（ｄ）は熱接着性
樹脂層８を表面に付着した半導体素子１を接続する際の
断面図、第３図（ｅ）は接続後の半導体装置の断面図を
示す。
上記熱接着性樹脂層８に用いる樹脂としては、エボキシ
樹脂の如き熱硬化性樹脂やフッ素樹脂の如き熱可塑性樹
脂を問わず使用できる。また、該樹脂層８はダイシング
前もしくは後のシリコンウエハに付着させて一体化させ
てフィルムキャリアに接続してもよいし、熱接着性樹脂
層８をパターン上に設けてたり、フィルム状やリボン状
にしたものを半導体素子とフィルムキャリアとの接続時
に挟着して熱圧着してもよい。
樹脂の如き熱硬化性樹脂やフッ素樹脂の如き熱可塑性樹
脂を問わず使用できる。また、該樹脂層８はダイシング
前もしくは後のシリコンウエハに付着させて一体化させ
てフィルムキャリアに接続してもよいし、熱接着性樹脂
層８をパターン上に設けてたり、フィルム状やリボン状
にしたものを半導体素子とフィルムキャリアとの接続時
に挟着して熱圧着してもよい。
このように熱接着性樹脂層８を介在させてフィルムキャ
リアに半導体素子１を接続した場合、キャリアと素子と
の間に熱接着性樹脂の層が形成され、且つ貫通孔にまで
樹脂が充填されるので密着性が向上し、電気的接続も強
固となる。さらに、半導体装置の表面保護も該樹脂層に
よって行なえるので、製造工程も簡素化できるものであ
る。なお、接続後、第３図（ｅ）に示すように余分な樹
脂は金属物質が充填されていない貫通孔内に流入して内
部の空気を押し出すので、後の工程で本発明の半導体装
置を樹脂封止する際にボイドが発生したり、クラックが
入ることもなく信頼性の高いものとなる． く発明の効果〉 以上のように、本発明のフィルムキャリアはりード当接
領域内または該領域内とその近傍領域の絶縁性フィルム
に貫通孔を設け、その内部に金属物質を充填し、さらに
バンプ状の金属突出物を形成しているので、貫通孔の形
成時はリード形成部に粗位置合わせをするだけで良く、
また、半導体素子との接続もバンプ状の突出物によって
、高精度に位置決めできるものであり、得られる半導体
装置の信顛性が向上するものである． また、高精度のバンプが安価に形成できると共に、配線
および貫通孔を微細化することによって、半導体素子配
線のファインピッチにも対応できるものである。さらに
、半導体素子面の外部接続用電極を素子面内で自由にレ
イアウト可能となり、配線設計における自由度が増大す
るものである。
リアに半導体素子１を接続した場合、キャリアと素子と
の間に熱接着性樹脂の層が形成され、且つ貫通孔にまで
樹脂が充填されるので密着性が向上し、電気的接続も強
固となる。さらに、半導体装置の表面保護も該樹脂層に
よって行なえるので、製造工程も簡素化できるものであ
る。なお、接続後、第３図（ｅ）に示すように余分な樹
脂は金属物質が充填されていない貫通孔内に流入して内
部の空気を押し出すので、後の工程で本発明の半導体装
置を樹脂封止する際にボイドが発生したり、クラックが
入ることもなく信頼性の高いものとなる． く発明の効果〉 以上のように、本発明のフィルムキャリアはりード当接
領域内または該領域内とその近傍領域の絶縁性フィルム
に貫通孔を設け、その内部に金属物質を充填し、さらに
バンプ状の金属突出物を形成しているので、貫通孔の形
成時はリード形成部に粗位置合わせをするだけで良く、
また、半導体素子との接続もバンプ状の突出物によって
、高精度に位置決めできるものであり、得られる半導体
装置の信顛性が向上するものである． また、高精度のバンプが安価に形成できると共に、配線
および貫通孔を微細化することによって、半導体素子配
線のファインピッチにも対応できるものである。さらに
、半導体素子面の外部接続用電極を素子面内で自由にレ
イアウト可能となり、配線設計における自由度が増大す
るものである。
また、本発明のフィルムキャリアと半導体素子との接続
時に、熱接着性樹脂層を介在させることによって樹脂封
止も同時に行なうことができるので、製造工程が簡素化
できると共に、強固な接続ができ、信鎖性が向上するも
のである。
時に、熱接着性樹脂層を介在させることによって樹脂封
止も同時に行なうことができるので、製造工程が簡素化
できると共に、強固な接続ができ、信鎖性が向上するも
のである。
第１図は本発明のフィルムキャリアを用いてなる半導体
装置の一実例を示す断面図、第２図は貫通孔に金属物質
を多層にて充填した場合の拡大断面図、第３図（ａ）〜
（ｅ）は半導体素子１の外部接続用電極７形成面に熱接
着性樹脂層８を設けてフイルムキャリアと半導体素子の
接続し、半導体装置を得るための製造工程図である。 １・・・半導体素子、２・・・絶縁性フィルム、３・・
・リード、４・・・貫通孔、５・・・金属物質、６・・
・バンプ状金属突出物、７・・・外部接続用電極、８・
・・熱接着性樹脂層
装置の一実例を示す断面図、第２図は貫通孔に金属物質
を多層にて充填した場合の拡大断面図、第３図（ａ）〜
（ｅ）は半導体素子１の外部接続用電極７形成面に熱接
着性樹脂層８を設けてフイルムキャリアと半導体素子の
接続し、半導体装置を得るための製造工程図である。 １・・・半導体素子、２・・・絶縁性フィルム、３・・
・リード、４・・・貫通孔、５・・・金属物質、６・・
・バンプ状金属突出物、７・・・外部接続用電極、８・
・・熱接着性樹脂層
Claims (5)
- （１）リードを片面に有する絶縁性フィルムのリード当
接領域内または該領域内とその近傍領域に、少なくとも
１個の微細貫通孔が厚み方向に設けられており、かつリ
ード当接領域内に設けられた貫通孔には金属物質による
導通路が形成されていると共に、導通路が形成されてい
る貫通孔のリード当接面と反対面の開口部にはバンプ状
の金属突出物が形成されてなるフィルムキャリア。 - （２）導通路が金属物質の充填によって形成されている
請求項（１）記載のフィルムキャリア。 - （３）導通路が複数種の金属物質によって多層構造に形
成されてなる請求項（１）または（２）記載のフィルム
キャリア。 - （４）外部接続用電極を有する半導体素子を請求項（１
）記載のバンプ状金属突出物に接続してなる半導体装置
。 - （５）半導体素子の外部接続用電極形成面に熱接着性樹
脂層を形成してなる請求項（４）記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050792A JP2815113B2 (ja) | 1989-03-01 | 1989-03-01 | フィルムキャリアおよび半導体装置の製造方法 |
| EP89120640A EP0368262B1 (en) | 1988-11-09 | 1989-11-07 | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device |
| SG1996007397A SG49842A1 (en) | 1988-11-09 | 1989-11-07 | Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor |
| DE68929282T DE68929282T2 (de) | 1988-11-09 | 1989-11-07 | Leitersubstrat, Filmträger, Halbleiteranordnung mit dem Filmträger und Montagestruktur mit der Halbleiteranordnung |
| US07/433,108 US5072289A (en) | 1988-11-09 | 1989-11-08 | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device |
| KR1019890016132A KR960006763B1 (ko) | 1988-11-09 | 1989-11-08 | 배선기판과 그 제조방법, 박막 캐리어, 반도체 장치 및 그 장착구조와 반도체 장치장착 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050792A JP2815113B2 (ja) | 1989-03-01 | 1989-03-01 | フィルムキャリアおよび半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02229445A true JPH02229445A (ja) | 1990-09-12 |
| JP2815113B2 JP2815113B2 (ja) | 1998-10-27 |
Family
ID=12868654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050792A Expired - Lifetime JP2815113B2 (ja) | 1988-11-09 | 1989-03-01 | フィルムキャリアおよび半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815113B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714880A (ja) * | 1991-03-22 | 1995-01-17 | Semiconductor Energy Lab Co Ltd | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 |
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| JPH08102474A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置及びその製造方法 |
| WO2010061552A1 (ja) * | 2008-11-25 | 2010-06-03 | 住友ベークライト株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
| JP2015159161A (ja) * | 2014-02-24 | 2015-09-03 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JPWO2016098865A1 (ja) * | 2014-12-19 | 2017-09-21 | 富士フイルム株式会社 | 多層配線基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548954A (en) * | 1978-10-03 | 1980-04-08 | Toshiba Corp | Manufacturing of film carrier |
| JPS5727141U (ja) * | 1980-07-23 | 1982-02-12 | ||
| JPS6392036A (ja) * | 1986-10-07 | 1988-04-22 | Seiko Epson Corp | 半導体装置の実装構造 |
-
1989
- 1989-03-01 JP JP1050792A patent/JP2815113B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548954A (en) * | 1978-10-03 | 1980-04-08 | Toshiba Corp | Manufacturing of film carrier |
| JPS5727141U (ja) * | 1980-07-23 | 1982-02-12 | ||
| JPS6392036A (ja) * | 1986-10-07 | 1988-04-22 | Seiko Epson Corp | 半導体装置の実装構造 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714880A (ja) * | 1991-03-22 | 1995-01-17 | Semiconductor Energy Lab Co Ltd | 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器 |
| EP0684644A1 (en) | 1994-05-25 | 1995-11-29 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5683942A (en) * | 1994-05-25 | 1997-11-04 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| EP0959499A1 (en) * | 1994-05-25 | 1999-11-24 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| JPH08102474A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置及びその製造方法 |
| EP0704899B1 (en) * | 1994-09-30 | 2001-08-01 | Nec Corporation | Method of manufacturing chip-size package-type semiconductor device |
| WO2010061552A1 (ja) * | 2008-11-25 | 2010-06-03 | 住友ベークライト株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
| US8748751B2 (en) | 2008-11-25 | 2014-06-10 | Sumitomo Bakelite Co., Ltd. | Electronic component package and method for producing electronic component package |
| JP5712615B2 (ja) * | 2008-11-25 | 2015-05-07 | 住友ベークライト株式会社 | 電子部品パッケージおよび電子部品パッケージの製造方法 |
| JP2015159161A (ja) * | 2014-02-24 | 2015-09-03 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| JPWO2016098865A1 (ja) * | 2014-12-19 | 2017-09-21 | 富士フイルム株式会社 | 多層配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2815113B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821626A (en) | Film carrier, semiconductor device using same and method for mounting semiconductor element | |
| JP4271590B2 (ja) | 半導体装置及びその製造方法 | |
| EP0368262B1 (en) | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device | |
| JP2899540B2 (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| US6011310A (en) | Film carrier and semiconductor device using the same | |
| US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| US7163613B2 (en) | Method of manufacturing a semiconductor device by forming plating layers having differing thicknesses | |
| US6157084A (en) | Film carrier and semiconductor device using same | |
| JP3088877B2 (ja) | フィルムキャリアの製造方法および半導体装置 | |
| JP2815113B2 (ja) | フィルムキャリアおよび半導体装置の製造方法 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| JP2808703B2 (ja) | フィルムキャリアおよび半導体装置 | |
| JP2785832B2 (ja) | 半導体装置の実装構造 | |
| JP2634672B2 (ja) | 半導体装置 | |
| JPH0590349A (ja) | 電極付フイルムおよびフイルムキヤリアならびにそれらを用いた半導体装置 | |
| JP3255891B2 (ja) | フィルムキャリア、これらを用いた半導体装置およびフィルムキャリアの製造方法 | |
| JP3015709B2 (ja) | フィルムキャリア、それを用いてなる半導体装置ならびに半導体素子の実装方法 | |
| JP2690786B2 (ja) | バンプ付フィルムキャリア | |
| JPH0362533A (ja) | 半導体装置の実装方法 | |
| JPH06326159A (ja) | 半導体装置 | |
| JPH06308158A (ja) | 導通検査装置 | |
| JPH08297142A (ja) | プローブ構造 | |
| JPH057866B2 (ja) | ||
| JPH06308159A (ja) | テストヘッド構造およびその製造方法 | |
| JPH06224255A (ja) | 半導体素子実装用絶縁フィルムおよびこれを用いてなる搬送体ならびに半導体素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |