JPH0222955B2 - - Google Patents

Info

Publication number
JPH0222955B2
JPH0222955B2 JP59101886A JP10188684A JPH0222955B2 JP H0222955 B2 JPH0222955 B2 JP H0222955B2 JP 59101886 A JP59101886 A JP 59101886A JP 10188684 A JP10188684 A JP 10188684A JP H0222955 B2 JPH0222955 B2 JP H0222955B2
Authority
JP
Japan
Prior art keywords
memory
bus
planes
plane
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59101886A
Other languages
English (en)
Other versions
JPS60252394A (ja
Inventor
Yutaka Aoki
Shinpei Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP59101886A priority Critical patent/JPS60252394A/ja
Priority to KR1019850000886A priority patent/KR900002327B1/ko
Priority to CA000478047A priority patent/CA1233279A/en
Priority to BR8501703A priority patent/BR8501703A/pt
Priority to DE8585105720T priority patent/DE3585461D1/de
Priority to EP85105720A priority patent/EP0165441B1/en
Priority to IN563/MAS/85A priority patent/IN164958B/en
Publication of JPS60252394A publication Critical patent/JPS60252394A/ja
Publication of JPH0222955B2 publication Critical patent/JPH0222955B2/ja
Priority to SG110/93A priority patent/SG11093G/en
Priority to HK349/93A priority patent/HK34993A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/022—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using memory planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Image Input (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示色に応じた数のメモリプレーン
で構成された画像メモリを有するカラー画像表示
装置に係り、特にメモリプレーンを可変構成にし
たカラー画像表示装置に係る。
［従来技術］ カラー画像用の画像メモリは１ピクセル当り複
数ビツトの画像情報を記憶するため、一般に表示
色に応じた数のメモリプレーンで構成されてい
る。例えば３原色を使用する場合は、赤、緑、お
よび青の各メモリプレーンにより８色まで表示で
きる。一般にはｎ枚のメモリプレーンで表示可能
な色の種類は2n色である。従来のカラー画像表示
装置ではｎの値が固定されていたが、特開昭58−
55984号公報のように、メモリプレーンを可変構
成にすると、画像表示の融通性が増す。
［発明が解決しようとする問題点］ 可変構成のメモリプレーンを使用する場合の問
題は、外部から見たときプレーン構成がどうであ
ろうと、CPU―デイスプレイ間のインタフエー
スの動作が一定でなければならないことである。
例えば、メモリプレーンのサイズが２倍（枚数が
半分）になつたとき、画像メモリの読出しおよび
書込みを行う回路（以下、Ｒ／Ｗ回路という）と
メモリプレーンの間のバスのサイズも２倍にすれ
ば、メモリのＲ／Ｗ時間は一定となる。しかし、
物理的にはバスサイズは固定されているため、
Ｒ／Ｗ回路とメモリ間の可変バスサイズに対応す
るためには、バスサイズ別にＲ／Ｗ回路を設け、
それらを適宜切換えてメモリに接続することが必
要であつた。
従つて本発明の目的は、１つのＲ／Ｗ回路で異
なるバスサイズに対応できるカラー画像表示装置
を提供することにある。
［問題点を解決するための手段］ 本発明においては、画像メモリを構成する複数
のカラー対応メモリプレーンはCPUからの共通
アドレスによつて同時にアドレス指定され、個々
に接続されているデータバス上の画像データを書
込まれるか、またはそれらのデータバスへ画像デ
ータを読出す。画像メモリへ書込むべき画像デー
タはＲ／Ｗ回路において各メモリプレーンのデー
タバスへ分配される。これらの画像データが書込
まれるのは、第１選択手段によつて選択されたメ
モリプレーンだけである。読出しは各メモリプレ
ーンで同時に行われ、読出された画像データはメ
モリプレーンごとに設けられている読出しレジス
タへロードされる。そのうち、第２選択手段によ
つて選択された読出しレジスタの内容がCPUバ
スへ出力される。
［実施例］ これから説明する実施例では、メモリプレーン
（以下、単にプレーンという）の数は４枚であり、
各プレーンにおいて共通のアドレスにより８ビツ
ト（１バイト）単位の書込みまたは読出しが同時
に行われるようになつているが、もちろん本発明
はこのような数値に限定されるものではない。
まずマルチプレーンモードの考え方について説
明する。第１Ａ図は４枚モード、第１Ｂ図は２枚
モード、第１Ｃ図は１枚モードのときの構成をそ
れぞれ示している。いずれのモードにおいても
Ｒ／Ｗ回路１０は同じでよい。４枚モードおよび
２枚モードはカラー表示用であるが、１枚モード
はモノクロ表示の他にカラー表示（白黒以外の２
色）も可能である。Ｒ／Ｗ回路１０は、CPU１
２からの指令に応答して、CPU１２から画像メ
モリ１４へ書込み、および画像メモリ１４から
CPU１２への読出しを行う。各プレーンには
CPU１２からアドレスバス２４を介して同じア
ドレスが供給される。画像メモリ１４に書込まれ
ている画像データを読出してデイスプレイ１６で
表示する場合は、Ｒ／Ｗ回路１０とは別の表示リ
フレツシユ回路（図示せず）が使用されるが、こ
れは本発明には関係しないので、ここでは触れな
いことにする。
第１Ａ図の４枚のモードにおいて、CPU１２
から画像メモリ１４への書込みを行うときは、
Ｒ／Ｗ回路１０は、CPU１２から16ビツト幅の
CPUバス１８を介して送られてきた画像データ
を、各々のプレーン０〜３のデータバスへ分配し
て、選択されたプレーンへ８ビツトずつ同時に書
込む。読出しのときは、各プレーンから８ビツト
の画像データが同時に読出され、CPU１２へ16
ビツトずつ転送される。画像メモリ１４を構成し
ている４枚のプレーン０〜３は各々異なつた色Ａ
〜Ｄに対応しており、従つて表示のためにデイス
プレイ１６の方へ送られるカラーコードは１ピク
セル当り４ビツトである。これは16色の表示を可
能にする。要するに４枚モードにおいては４ビツ
トのカラーコードが８ピクセル分同時に画像メモ
リ１４に書込まれたり、そこから読出されたりす
る。
第１Ｂ図の２枚モードの場合は、４枚モードの
ときのプレーン０〜３が２枚１組になつて新たな
２倍サイズのプレーン０′および１′を構成してい
る。ただし枚数が２枚に減つているので、表示可
能なのは４色だけである。プレーン０′および
１′に対する書込みおよび読出しは16ビツト単位
で行われる。２枚モードにおいては、デイスプレ
イ１６よりもドツト数の多いデイスプレイ２０を
接続することができる。
デイスプレイ１６および２０はカラーデイスプ
レイであるが、第１Ｃ図の１枚モードの場合は、
デイスプレイ２２はモノクロでもよい。１枚モー
ドにおいては２色しか表示できないが、プレーン
サイズが元の４倍になつているので大画面の表示
が可能である。プレーン０″に対する書込みおよ
び読出しは32ビツト単位で行われる。
実際には、画像メモリ１４はモードが何であつ
ても第１Ａ図の構成（物理構成）をとり、データ
の取扱いを変えることによつて第１Ｂ図または第
１Ｃ図の構成が論理的に実現される。
次に第２図を参照しながら、Ｒ／Ｗ回路１０の
詳細について説明する。
選択器３０はCPU１２からの制御バス３２上
の制御信号に応じて、CPUバス１８上の16ビツ
トのデータを下位バイトバス３４および上位バイ
トバス３６へ送り出すか、または内部バス３８お
よびレジスタアドレスバス４０へ送り出す。下位
バイトバス３４はプレーン０および８ビツトのデ
ータバスに接続され、上位バイトバス３６はプレ
ーン１および３の８ビツトのデータバスに接続さ
れている。
内部バス３８はＲ／Ｗ回路１０に設けられてい
る複数の内部レジスタ、すなわちプレーンマスク
レジスタ４２、下位ビツトマスクレジスタ４４、
上位ビツトマスクレジスタ４６、モードレジスタ
４８およびプレーン選択レジスタ５０に接続され
ている。レジスタアドレスバス４０はデコーダ５
２に接続されている。デコーダ５２はレジスタア
ドレスバス４０からのレジスタアドレスを解読し
て、それに対応する内部レジスタへロード信号を
供給する。内部バス３８上のデータはこのロード
信号を供給された１つの内部レジスタにのみロー
ドされる。
プレーンマスクレジスタ４２は４ビツトのレジ
スタで、そのビツト０〜３は画像メモリ１４のプ
レーン０〜３に各々対応しており、各プレーンへ
の書込みを行うか否かを示す。プレーン０〜３は
対応するマスクビツトが１のときにのみ、下位バ
イトバス３４または上位バイトバス３６からの画
像データを書込まれる。マルチプレクサ５４は、
カラーモードのときはプレーンマスクレジスタ４
２の内容をゲート５６の方へ通し、モノクロモー
ドのときは、CPU１２から供給されるALSB信
号が０か１かに応じて、プレーン０および１だけ
の書込みを可能にするマスク信号またはプレーン
２および３だけの書込みを可能にするマスク信号
を発生して、ゲート５６へ送る。ALSBはCPU
１２からアドレスバス２４を介して画像メモリ１
４のプレーン０〜３へ共通に送られるメモリアド
レス中の特定の１ビツト（例えば最下位ビツト）
である。ゲート５６は、マルチプレクサ５４から
送られてきたマスクビツトが１のプレーンへのみ
CPU１２からの行アドレスストローブ信号RAS
を通過させる。
下位ビツトマスクレジスタ４４および上位ビツ
トマスクレジスタ４６は、いずれも８ビツトのレ
ジスタで、下位バイトバス３４および上位バイト
バス３６上の各８ビツトの画像データのうち、ど
のビツトの書込みを禁止（マスク）するかを示
す。レジスタ４４および４６の内容は、CPU１
２からの列アドレスストローブ信号CASによつ
て条件付けられるゲート５８および６０を通つ
て、プレーン０および２（下位ビツトマスク）な
らびにプレーン１および３（上位ビツトマスク）
へCASとして供給される。
モードレジスタ４８はカラーモードかモノクロ
モードかを示すモード信号をマルチプレクサ５４
および７２へ供給する。
プレーン選択レジスタ５０はどのプレーンの画
像データをCPU１２へ読出すかを指定する。モ
ードレジスタ４８からマルチプレクサ７２へ印加
されるモード信号がカラーモードを示している
と、プレーン選択レジスタ５０の内容がマルチプ
レクサ７２を通つて、バスマルチプレクサ７０へ
供給される。モノクロモードのときは、ALSBが
０か１に応じて、マルチプレクサ７２はプレーン
０および１からの画像データを読出させる信号、
またはプレーン２および３からの画像データを読
出させる信号を発生して、バスマルチプレクサ７
０へ送る。
プレーン０〜３から同時に読出された各８ビツ
トの画像データは、CPUからのラツチ信号によ
つて読出しレジスタ６２，６４，６６および６８
へ各々ロードされる。バスマルチプレクサ７０
は、マルチプレクサ７２からのプレーン選択信号
によつて選択された読出しレジスタの内容を
CPUバス１８へゲートする。
動作にあたつては、CPU１２は画像メモリ１
４への書込みまたはそこからの読出しに先立つ
て、Ｒ／Ｗ回路１０の内部レジスタを初期設定す
る指令を選択器３０へ送る。この指令は、初期設
定されるレジスタを指定するレジスタアドレス
と、指定されたレジスタへロードされるべき初期
設定データを含んでいる。レジスタアドレスはバ
ス４０を介してデコーダ５２へ送られ、それによ
り１つの内部レジスタが選択されて、そこに内部
バス３８上の初期設定データがロードされる。
プレーンマスクレジスタ４２は、下位バイトバ
ス３４上の８ビツト画像データをプレーン０およ
び２へ、そして上位バイトバス３６上の８ビツト
画像データ（下位バイトと同じでもよい）をプレ
ーン１および３へ各々同時に書込む場合は、全１
に設定される。プレーン０〜３へ各々異なつた８
ビツト画像データを書込みたいときは、例えばプ
レーンマスクレジスタ４２において、最初にプレ
ーン０および１に対応するビツト位置に１がロー
ドされ且つプレーン２および３に対応するビツト
位置に０がロードされる。この結果、ゲート５６
からのRAS信号がプレーン０および１にのみ供
給されるので、下位バイトバス３４上の画像デー
タはプレーン０にのみ書込まれ、同時に上位バイ
トバス３６上の画像データはプレーン１にのみ書
込まれる。次にプレーンマスクレジスタ４２にお
いて、プレーン０および１とプレーン２および３
のマスクビツト値が反対にされ、かくて別の画像
データがプレーン２および３へ同時に書込まれ
る。４枚モードにおいては、下位バイトバス３４
および上位バイトバス３６上の画像データを全１
または全０に設定し、プレーンマスクレジスタ４
２へ表示したい色のカラーコードに対応する４ビ
ツトの値をロードしておくと、画像メモリ１４に
同じ色のデータを８ピクセル分ずつ順次に書込ん
でいくことができる。
ビツトマスクレジスタ４４および４６は、画像
データの８ビツトのうち書込むべき画像ビツトに
対応するビツト位置に１をロードされ、書込みが
禁止される画像ビツトに対応するビツト位置に０
をロードされる。第２図には示していないが、画
像メモリ１４からレジスタ６２，６４，６６およ
び６８へ読出された画像データを所定量だけシフ
トする回路を設けておき、その出力をビツトマス
クレジスタ４４および４６を用いて画像メモリ１
４へ書戻すと、表示画面上で画像を特定の方向に
動かすことができる。
モードレジスタ４８は、カラーモードを表わす
０またはモノクロモードを表わす１をロードされ
る。
プレーン選択レジスタ５０は、４つの読出しレ
ジスタ６２，６４，６６および６８のうちどのレ
ジスタの内容をCPUバス１８へ出力するかを示
す選択データをロードされる。全プレーンの画像
データを読出す場合は、カラーモードかモノクロ
モードかには関係なく、マルチプレクサ７２から
の選択信号によつて、まずレジスタ６２および６
４の内容が各々CPUバス１８の下位バイトおよ
び上位バイトへ同時に出力され、次にレジスタ６
６および６８の内容が同様に出力される。特定の
プレーンだけの読出しを指定する選択データがプ
レーン選択レジスタ５０へロードされると、その
プレーンに対応する読出しレジスタの内容だけが
順次にCPUバス１８へ出力される。
［発明の効果］ 本発明によれば１つのＲ／Ｗ回路であらゆるモ
ードに対応することができる。
【図面の簡単な説明】
第１Ａ図は４枚モードのプレーン構成を示すブ
ロツク図。第１Ｂ図は２枚モードのプレーン構成
を示すブロツク図。第１Ｃ図は１枚モードのプレ
ーン構成を示すブロツク図。第２図はＲ／Ｗ回路
１０の詳細を示すブロツク図。

Claims (1)

  1. 【特許請求の範囲】 １ 個々にデータバスが接続されている複数のカ
    ラー対応メモリプレーンで構成された画像メモリ
    と、 前記画像メモリに書込まれている画像データを
    可視表示するデイスプレイと、 前記CPUに接続されたCPUバスと、 書込み時に前記CPUバス上の画像データを前
    記メモリプレーンの各々のデータバスへ分配する
    手段と、 前記複数のメモリプレーンのうち前記画像デー
    タが同時に書込まれる１以上のメモリプレーンを
    選択する第１選択手段と、 前記メモリプレーンごとに設けられている複数
    の読出しレジスタと、 読出し時に前記複数の読出しレジスタのうちそ
    の内容が同時に前記CPUバスへ出力される１以
    上の読出しレジスタを選択する第２選択手段と、 を具備するカラー画像表示装置。 ２ 前記第１選択手段は前記メモリプレーンと同
    数のビツト位置を有するレジスタで構成され、書
    込みに先立つて前記CPUからマスク情報をロー
    ドされる、特許請求の範囲第１項に記載のカラー
    画像表示装置。
JP59101886A 1984-05-22 1984-05-22 カラ−画像表示装置 Granted JPS60252394A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP59101886A JPS60252394A (ja) 1984-05-22 1984-05-22 カラ−画像表示装置
KR1019850000886A KR900002327B1 (ko) 1984-05-22 1985-02-13 칼라 화상 표시 장치
CA000478047A CA1233279A (en) 1984-05-22 1985-04-01 Color image display apparatus
BR8501703A BR8501703A (pt) 1984-05-22 1985-04-11 Aparelho de exibicao visual de imagens a cores
EP85105720A EP0165441B1 (en) 1984-05-22 1985-05-10 Color image display apparatus
DE8585105720T DE3585461D1 (de) 1984-05-22 1985-05-10 Einrichtung zur anzeige von farbbildern.
IN563/MAS/85A IN164958B (ja) 1984-05-22 1985-07-22
SG110/93A SG11093G (en) 1984-05-22 1993-02-03 Color image display apparatus
HK349/93A HK34993A (en) 1984-05-22 1993-04-08 Color image display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59101886A JPS60252394A (ja) 1984-05-22 1984-05-22 カラ−画像表示装置

Publications (2)

Publication Number Publication Date
JPS60252394A JPS60252394A (ja) 1985-12-13
JPH0222955B2 true JPH0222955B2 (ja) 1990-05-22

Family

ID=14312416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59101886A Granted JPS60252394A (ja) 1984-05-22 1984-05-22 カラ−画像表示装置

Country Status (9)

Country Link
EP (1) EP0165441B1 (ja)
JP (1) JPS60252394A (ja)
KR (1) KR900002327B1 (ja)
BR (1) BR8501703A (ja)
CA (1) CA1233279A (ja)
DE (1) DE3585461D1 (ja)
HK (1) HK34993A (ja)
IN (1) IN164958B (ja)
SG (1) SG11093G (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116047A (ja) * 1990-09-05 1992-04-16 Ricoh Co Ltd 記録装置
JPH04298448A (ja) * 1991-03-25 1992-10-22 Tokyo Electric Co Ltd ジャム検知装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62174882A (ja) * 1985-12-25 1987-07-31 Nec Corp グラフイツクスビデオｒａｍ制御回路
EP0313789B1 (en) * 1987-10-26 1992-11-25 Tektronix, Inc. Method and apparatus for representing three-dimensional color data in a one-dimensional reference system
EP0360530A3 (en) * 1988-09-20 1992-12-09 International Business Machines Corporation Programmable multi-format display controller
US5694143A (en) * 1994-06-02 1997-12-02 Accelerix Limited Single chip frame buffer and graphics accelerator
JPH10502181A (ja) * 1994-06-20 1998-02-24 ネオマジック・コーポレイション メモリインタフェースのないグラフィックスコントローラ集積回路
JP2012230554A (ja) * 2011-04-26 2012-11-22 Toshiba Corp データ記憶装置、メモリ制御装置及びメモリ制御方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559742B2 (ja) * 1974-06-20 1980-03-12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116047A (ja) * 1990-09-05 1992-04-16 Ricoh Co Ltd 記録装置
JPH04298448A (ja) * 1991-03-25 1992-10-22 Tokyo Electric Co Ltd ジャム検知装置

Also Published As

Publication number Publication date
EP0165441A3 (en) 1989-04-05
HK34993A (en) 1993-04-16
EP0165441B1 (en) 1992-03-04
KR900002327B1 (ko) 1990-04-11
IN164958B (ja) 1989-07-15
KR850008014A (ko) 1985-12-11
SG11093G (en) 1993-04-16
BR8501703A (pt) 1986-04-22
EP0165441A2 (en) 1985-12-27
DE3585461D1 (de) 1992-04-09
CA1233279A (en) 1988-02-23
JPS60252394A (ja) 1985-12-13

Similar Documents

Publication Publication Date Title
US5313231A (en) Color palette device having big/little endian interfacing, systems and methods
US4783652A (en) Raster display controller with variable spatial resolution and pixel data depth
US5287470A (en) Apparatus and method for coupling a multi-lead output bus to interleaved memories, which are addressable in normal and block-write modes
US4554538A (en) Multi-level raster scan display system
US5446482A (en) Flexible graphics interface device switch selectable big and little endian modes, systems and methods
JPS63201792A (ja) ビデオ表示アダプタ及びピクセル・プロセッサ
JPH0429069B2 (ja)
US5056041A (en) Data processing apparatus with improved bit masking capability
US5185859A (en) Graphics processor, a graphics computer system, and a process of masking selected bits
JPH04303233A (ja) 表示駆動制御用集積回路及び表示システム
US4799056A (en) Display system having extended raster operation circuitry
JPH0222955B2 (ja)
US4888582A (en) Apparatus for storing multi-bit pixel data
JPH02157975A (ja) グラフイツク・コンピユータ装置
JPS6041378B2 (ja) 画像記憶装置
JPS58187996A (ja) 表示メモリ回路
US5309552A (en) Programmable multi-format display controller
JP2561810B2 (ja) ビット境界ブロック転送中のハードウェア支援式画素再フォーマット
US4857909A (en) Image display apparatus
JPS6292070A (ja) 画像デ−タの記憶方式
JPH0346833B2 (ja)
JPS5974590A (ja) デイスプレイ装置のメモリ制御方式
JPH0544680B2 (ja)
JP2993745B2 (ja) フレームメモリ
JPH0758431B2 (ja) アドレス線およびデータ線の接続システム