JPH0222961A - オートシエーデイング補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はファクシミリやイメージスキャナの画像入力装
置における画像の読取９品質の向上に関し、特にその品
質向上用前処理回路に有用なオートシェーディング回路
に関する。

（従来の技術） ファクシミリやイメージスキャナなどのＥＩＲＩリセン
サとして、ＣＣＤなどの一次元イメージセンサが使われ
ている。このような電子走査によって得られる画像信号
は、シェーディングと呼ばれる低周波の部分含んでいる
。これはｌライン全体に均一な光を照射することが困賭
であること、レンズを用い念集光のために周辺光量が低
下すること、およびイメージセンナの各受光ミス子の感
度がばらつくことＫよって発生する。よって、このよう
な歪を補正し、高品質な画像を読取るための前処１回路
が必要となる。

第２図は、従来技術によるオートンニーディング補正回
路の一例を示すブロック図である。、第２図において、
１１はＡ／Ｄ変換器、１２はスイッチ、１３はＲＡＭ、
１４はＲＯＭである。

まず、スイッチ１２をＲＡＭＩＩＩＩＩに接続する。

ここで、白基準部分として読取られた白基準信号はＡ／
Ｄ変換器１１に入力し、Ｎピッ）（Ｎ：正の整類）のデ
ィジタル値に変換してＲＡＭ１３に記憶する。

次に１、スイッチ１２をＲＯＭＩ　４側に接続する。

原稿読取りの画像信号を入力し、Ａ／Ｄ変換器１１でＮ
ビットのディジタル値だ変換し、ＲＯＭ１４の一方のア
ドレスに入力する。

画像信号と同期してＲＡＭ１３の内容を読出し、ＲＯＭ
Ｉ　４の他方のアドレスに入力する。ＲＯＭ１４１Ｃは
、信号線Ｉｌｌ、１７上のアドレス人力によって選択さ
れる番地に演算結果を格納しておく。

ここで、信号１ｉ１１８には原稿読取り信号を乗せ、信
号線１７には白基準信号を、乗せる。

このようＫして、シェーディング補正され九画儂信号を
信号線１８上に得る。

（発明が解決しようとする課題） 上述した従来のオートシェーディング補正回路において
は、Ａ／Ｄ変換器の出力をＮビットとすると、ＲＯＭの
アドレス入力は２Ｎピツトとなる。

し虎がって、高精度なシェーディング処理を行なう場合
、既存の１箇のＲＯＭでは構成できない丸め、多数個の
ＲＯＭを組合せた〕、あるいはＲＯＭを割算器に置換え
る必要があるという欠点がある。

本発明の目的は、基準信号に対するＡ／Ｄ変換器出力の
下位ｎピッ）　（ｎ＜Ｎ　）をＲＡＭに記憶しておくと
ともに、ＲＡＭから読出され九基準信号（ｎビット）と
、実際の入力信号（Ｎビット）をアドレスとしてアクセ
スされる補正データをＲＯＭＫ記憶して＄ｐ！！、ＲＯ
Ｍから補正された信号を取出すことＫよシ上記欠点を除
去し、高精度なりニーディング処理も容易にできるよう
に構成し九オートシェーディング補正回路を提供すると
とくある。。

（１１題を解決する丸めの手段） 本発明によるオートシェーディング補正回路は、Ａ／Ｄ
変換器と、選択器と、ＲＡＭと、ＲＯＭとを＾備して構
成したものである。

Ａ／Ｄ変換器は基準信号を含むアナログ画ｇＲ信号を入
力し、紋当するＮビット（Ｎ：正の整数）ノテイジタル
値へ変換する九めのものである。

選択器は、上記基準信号に対応してＡ／Ｄ変換器から出
力され九ディジタル値の下位ｎビット（ｎ（Ｎ：正の整
数）を選択するためのものである。。

ＲＡＭは、選択器により選択されたｎビットを記憶す、
？＋＆めのものである。。

ＲＯＭは、ＲＡＭから読出されたｎビットの基準信号と
Ｎビットの実際の画像信号とをアドレスとして補正デー
タを記憶する丸めのものである、。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明によるオートシェーディング補正回路
の一実施例を示すブロック図である。

第１図において、１はＡ／Ｄ変換器、２はスイッチ、３
はＲＡＭ、４はＲＯＭ％５０は選択器である。

信号線Ｂ上の入力信号は、Ａ／Ｄ変換器１により１画素
がＮビットよ〕成るディジタル値に変換されるｆ。

補正の手順として、まず、白基準信号が入力され、スイ
ッチ２がＲＡＭ３の側に接続される１、白基準信号に対
して、Ａ／Ｄ変換器１の出力を構成するＮビットのうち
、下位ｎビット（ｎ（Ｎ）が選択器ｓＯを通して選択さ
れた後、ＲＡＭ３に入力されて１２４７分の画素数（例
えば、２０４８画素）がＲＡＭ３に格納される。

次に、実際の原稿読取りの画像信号が入力されたとき、
スイッチ２はＲＯＭ４の側に接続されると同時に、ＲＡ
Ｍ３の内容が読出される。

ＲＯＭ４は信号、！Ｊａ上の画像信号（Ｎビット）と、
基準信号（ｎビット）とをアドレスとして（Ｎ＋ｎ）ビ
ットのアドレスでアクセスされる１、−方、ＲＯＭ４に
は予め補正データＣ１が補正をデータテーブルとして作
成されている。ＣＩはＣＩ−に１　ｘＶｉ／（ｋｌ＋Ｗ
ｉ　）　・ｍ　＊（ＩＩで与えられるものである。

ここで、 ｋ、、に、は係数 ＶｉはＩＥｉ＃素の画像信号データ Ｗｌは第１画素の白基準データ したがって、ＲＯＭ４をアクセスすれば、フェーディン
グ補正されたデータを信号線８上に得ることができる。

光源、レンズ、あるいはイメージセンサに起因するシェ
ーデイング歪は、通常、５０に以下である。よって、信
号線７上の白基準信号のビット数ｎｔｎミＮ−１として
４情＃＆が損われることがない５．このとき白基準ピー
ク値を２　１とすれば第（１）式においてに、は２（Ｎ
−１）？！−なる。。

（発明の効果） 以上説明し良ように本発明は、基準信号に対するＡ／Ｄ
変換器出力の下位ｎビット（ｎ＜Ｎ）を第１のメ量りに
記憶しておくとともに、第１のメモリから読出され九基
準信号（ｎビット）と、実際の入力信号（Ｎビット）を
アドレスとしてアクセスされる補正データを第２のメモ
リに記憶しておき、第２のメモリから補正された信号を
堰出すことＫより、低置であって、且つ、高精度なオー
トシェーディング補正回路を実現することができ石とい
り゛効果がある。

【図面の簡単な説明】

第１図は、本発明によるオートシェーディング補正回路
の一実施例を示すブロック図である。Ｊ第２図は、従来
技術によるオートシェーディング補正回路の一例を示す
ブロック図である。 １．１１．・・Ａ／Ｄ変換器 ２．１２−−−スイッチ ３．１３・・・ＲＡＭ ４．１４・・−ＲＯＭ ５０・・・選択器 ５〜８．１ｓ〜１８・・ｅ信号線

Claims (1)

【特許請求の範囲】
1. 基準信号を含むアナログ画像信号を入力して該当するＮ
   ビット（Ｎ：正の整数）のディジタル値へ変換するため
   のＡ／Ｄ変換器と、前記基準信号に対応して前記Ａ／Ｄ
   変換器から出力された前記ディジタル値の下位ｎビット
   （ｎ＜Ｎ：正の整数）を選択するための選択器と、前記
   選択器により選択された前記ｎビットを記憶するための
   ＲＡＭと、前記ＲＡＭから読出されたｎビットの基準信
   号とＮビットの実際の画像信号とをアドレスとして補正
   データを記憶するためのＲＯＭとを具備して構成したこ
   とを特徴とするオートシェーディング補正回路。