JPH0223027B2 - - Google Patents
Info
- Publication number
- JPH0223027B2 JPH0223027B2 JP56209767A JP20976781A JPH0223027B2 JP H0223027 B2 JPH0223027 B2 JP H0223027B2 JP 56209767 A JP56209767 A JP 56209767A JP 20976781 A JP20976781 A JP 20976781A JP H0223027 B2 JPH0223027 B2 JP H0223027B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- recess
- film
- oxide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置、より詳しく述べるなら
ば、レーザ照射によつて多結晶シリコンから単結
晶シリコンに絶縁膜上にて変えられかつ誘電体分
離されている複数の半導体装置形成領域を有する
基板の製造方法に関するものである。
ば、レーザ照射によつて多結晶シリコンから単結
晶シリコンに絶縁膜上にて変えられかつ誘電体分
離されている複数の半導体装置形成領域を有する
基板の製造方法に関するものである。
(2) 技術の背景
レーザ照射によつて非品質又は多結晶の薄膜を
単結晶膜に変え、半導体装置の製造に利用するこ
とが研究開発されている（例えば、徳山、夏秋、
宮尾：研究が急速に広がるレーザー・アニール技
術、日経エレクトロニクス、1979年６月11日号、
第116頁〜第151頁、および林 裕久：新しいLSI
を実現する非晶質絶縁膜上の単結晶成長法、日経
エレクトロニクス、1980年２月18日号、第82頁〜
第90頁参照）。
単結晶膜に変え、半導体装置の製造に利用するこ
とが研究開発されている（例えば、徳山、夏秋、
宮尾：研究が急速に広がるレーザー・アニール技
術、日経エレクトロニクス、1979年６月11日号、
第116頁〜第151頁、および林 裕久：新しいLSI
を実現する非晶質絶縁膜上の単結晶成長法、日経
エレクトロニクス、1980年２月18日号、第82頁〜
第90頁参照）。
(3) 従来技術と問題点
本出願人は、特願昭55−98397号（特開昭57−
23217号公報）および特願昭56−155512号（特開
昭58−56411号公報）にて、レーザ照射によつて
絶縁体の凹所内に単結晶領域を非結晶材料から形
成する半導体装置用基板の製造方法を提案した。
23217号公報）および特願昭56−155512号（特開
昭58−56411号公報）にて、レーザ照射によつて
絶縁体の凹所内に単結晶領域を非結晶材料から形
成する半導体装置用基板の製造方法を提案した。
特願昭56−15512号にて提案した製造方法は次
のようなものであつた。
のようなものであつた。
第１図に示したように、台板１（金属、アルミ
ナ、高純度石英等の板）の上に絶縁層（二酸化シ
リコン）の基板２を形成し、フオトリソグラフイ
技術によつてこの基板２を選択エツチングして凹
所３を形成する。次に、多結晶シリコン膜４を全
面に形成し、必須ではないが燐硅酸ガラス
（PSG）層５をその上に形成する。例えば、基板
２の厚さl1は1μｍであり、凹所のサイズは30×
50μｍであり、凹所底部の基板２の厚さl2は0.1μ
ｍであり、凹所間の幅l5は5μｍであり、多結晶シ
リコン膜４の厚さl4は0.5〜1μｍであり、および
燐硅酸ガラス層５の厚さは1μｍである。
ナ、高純度石英等の板）の上に絶縁層（二酸化シ
リコン）の基板２を形成し、フオトリソグラフイ
技術によつてこの基板２を選択エツチングして凹
所３を形成する。次に、多結晶シリコン膜４を全
面に形成し、必須ではないが燐硅酸ガラス
（PSG）層５をその上に形成する。例えば、基板
２の厚さl1は1μｍであり、凹所のサイズは30×
50μｍであり、凹所底部の基板２の厚さl2は0.1μ
ｍであり、凹所間の幅l5は5μｍであり、多結晶シ
リコン膜４の厚さl4は0.5〜1μｍであり、および
燐硅酸ガラス層５の厚さは1μｍである。
第１図の状態で全体を500℃程度に加熱しなが
ら、連続発振（CW）レーザを走査させて照射し
て多結晶シリコン膜４を溶融し、溶融体が凹所３
内に溜まる。照射スポツトの移動による照射の終
了後に溶融体が凹所内で凝固して単結晶化する。
なお、必ず単結晶となるとは限らず粒径の大きな
結晶となることがあるが、本明細書中ではこのよ
うな場合も単結晶としている。結晶粒径がトラン
ジスタ作成に必要なサイズよりも大きければ良い
わけである。そして、燐硅酸ガラス層５を除去す
ると第２図に示した半導体装置用基板が得られ、
シリコン単結晶領域６Ａ，６Ｂ，６Ｃ内に通常の
技法にて半導体装置（バイポーラトランジスタ、
MOS FET等）が作られる。
ら、連続発振（CW）レーザを走査させて照射し
て多結晶シリコン膜４を溶融し、溶融体が凹所３
内に溜まる。照射スポツトの移動による照射の終
了後に溶融体が凹所内で凝固して単結晶化する。
なお、必ず単結晶となるとは限らず粒径の大きな
結晶となることがあるが、本明細書中ではこのよ
うな場合も単結晶としている。結晶粒径がトラン
ジスタ作成に必要なサイズよりも大きければ良い
わけである。そして、燐硅酸ガラス層５を除去す
ると第２図に示した半導体装置用基板が得られ、
シリコン単結晶領域６Ａ，６Ｂ，６Ｃ内に通常の
技法にて半導体装置（バイポーラトランジスタ、
MOS FET等）が作られる。
しかしながら、このようにして製造される半導
体装置用基板において、誘電体分離（アイソレー
シヨン）層となつている絶縁層基板２の表面上に
単結晶化した薄いシリコン膜が残つてしまう場合
がある。すなわち、レーザ照射の際に溶融したシ
リコンが凹所内に完全に流れないで絶縁層基板２
の上に残るのが原因である。この残つた薄いシリ
コン膜が凹所内の単結晶領域相互を結ぶことにな
つて誘電体分離が完全でなくなるので除去する
か、あるいは酸化して酸化膜を変えて導電性をな
くすかしなければならない。
体装置用基板において、誘電体分離（アイソレー
シヨン）層となつている絶縁層基板２の表面上に
単結晶化した薄いシリコン膜が残つてしまう場合
がある。すなわち、レーザ照射の際に溶融したシ
リコンが凹所内に完全に流れないで絶縁層基板２
の上に残るのが原因である。この残つた薄いシリ
コン膜が凹所内の単結晶領域相互を結ぶことにな
つて誘電体分離が完全でなくなるので除去する
か、あるいは酸化して酸化膜を変えて導電性をな
くすかしなければならない。
(4) 発明の目的
本発明の目的は、上述した凹所を有する絶縁層
基板上に残つた薄いシリコン膜を除去して誘電体
分離が確実に行なわれる半導体装置用基板を製造
する方法を提案することである。
基板上に残つた薄いシリコン膜を除去して誘電体
分離が確実に行なわれる半導体装置用基板を製造
する方法を提案することである。
(5) 発明の構成
上述の目的が、シリコン基板上に、厚い酸化膜
部分と薄い酸化膜部分とからなり、かつ該薄い酸
化膜部分が凹所となつている第１の酸化膜を形成
する工程と、該第１の酸化膜の該凹所内を埋める
のに見合つた量とした非単結晶シリコン膜（多結
晶又は非晶質シリコン膜）を全表面上に形成する
工程と、該非単結晶シリコン膜にレーザを照射し
て溶融し、前記厚い酸化膜部分上にある部分の溶
融シリコンが一部残つて該凹所内へ流動し、照射
後に該凹所内にシリコン単結晶領域を形成する工
程と、前記厚い酸化膜部分上に残つたシリコン膜
を全て熱酸化すると同時に前記凹所内のシリコン
単結晶領域の表面をも熱酸化して、第２の酸化膜
を形成する工程と、該第２の酸化膜をエツチング
除去して、前記シリコン単結晶領域の表面を露出
させる工程と、を有することを特徴とする半導体
装置用基板の製造方法によつて達成される。
部分と薄い酸化膜部分とからなり、かつ該薄い酸
化膜部分が凹所となつている第１の酸化膜を形成
する工程と、該第１の酸化膜の該凹所内を埋める
のに見合つた量とした非単結晶シリコン膜（多結
晶又は非晶質シリコン膜）を全表面上に形成する
工程と、該非単結晶シリコン膜にレーザを照射し
て溶融し、前記厚い酸化膜部分上にある部分の溶
融シリコンが一部残つて該凹所内へ流動し、照射
後に該凹所内にシリコン単結晶領域を形成する工
程と、前記厚い酸化膜部分上に残つたシリコン膜
を全て熱酸化すると同時に前記凹所内のシリコン
単結晶領域の表面をも熱酸化して、第２の酸化膜
を形成する工程と、該第２の酸化膜をエツチング
除去して、前記シリコン単結晶領域の表面を露出
させる工程と、を有することを特徴とする半導体
装置用基板の製造方法によつて達成される。
(6) 発明の実施態様
添付図面を参照して本発明の好ましい実施態様
例によつて本発明を説明する。
例によつて本発明を説明する。
第３図ないし第１０図は本発明に係る半導体装
置用基板の製造方法の各工程を説明するための基
板の概略図および斜視図である。
置用基板の製造方法の各工程を説明するための基
板の概略図および斜視図である。
第３図に示すように単結晶又は多結晶のシリコ
ンサブストレート１１の上に二酸化シリコン（又
は窒化シリコン）の絶縁膜１２を形成する。絶縁
膜１２の厚さは、例えば、1μｍとし、二酸化シ
リコン膜であればシリコンサブストレート１１の
熱酸化によつてあるいは化学的気相成法（CVD
法）によつて形成することができ、窒化シリコン
膜であればCVD法によつて形成する。
ンサブストレート１１の上に二酸化シリコン（又
は窒化シリコン）の絶縁膜１２を形成する。絶縁
膜１２の厚さは、例えば、1μｍとし、二酸化シ
リコン膜であればシリコンサブストレート１１の
熱酸化によつてあるいは化学的気相成法（CVD
法）によつて形成することができ、窒化シリコン
膜であればCVD法によつて形成する。
次に、通常のホトエツチング法によつて絶縁膜
１２を選択的にエツチングして窓１３を開け、シ
リコンサブストレート１１の一部を露出させる
（第４図）。
１２を選択的にエツチングして窓１３を開け、シ
リコンサブストレート１１の一部を露出させる
（第４図）。
この絶縁膜１２を有するシリコンサブストレー
ト１１を熱酸化又は熱窒化処理等をして、露出部
の表面に薄い絶縁膜１４を形成する（第５図）。
又は、第３図の状態により絶縁膜１２をコントロ
ールエツチングして薄い絶縁膜１４を残し、第５
図の構造を得ても良い。このときの状態の斜視図
が第６図であつて、多数の凹所１３が絶縁膜１２
に形成されているわけであり、凹所１３の寸法
は、例えば20μｍ×20μｍである。そして、薄い
絶縁膜１４の厚さは、例えば、0.1μｍである。
ト１１を熱酸化又は熱窒化処理等をして、露出部
の表面に薄い絶縁膜１４を形成する（第５図）。
又は、第３図の状態により絶縁膜１２をコントロ
ールエツチングして薄い絶縁膜１４を残し、第５
図の構造を得ても良い。このときの状態の斜視図
が第６図であつて、多数の凹所１３が絶縁膜１２
に形成されているわけであり、凹所１３の寸法
は、例えば20μｍ×20μｍである。そして、薄い
絶縁膜１４の厚さは、例えば、0.1μｍである。
次に、多結晶（場合によつては非晶質）シリコ
ン膜１５をCVD法によつて全表面上に形成する
（第７図）。この多結晶シリコン膜１５の厚さは、
例えば、0.4μｍである。このシリコン膜１５の上
に燐硅酸ガラス膜（例えば、厚さ1μｍ）をCVD
法によつて形成しても良い（図示せず）。このガ
ラス膜は熱放散を抑止する働きがあり、存在する
ことによつてない場合よりも上述した問題点であ
る絶縁膜上でのシリコン膜の残存が少ないという
利点がある。
ン膜１５をCVD法によつて全表面上に形成する
（第７図）。この多結晶シリコン膜１５の厚さは、
例えば、0.4μｍである。このシリコン膜１５の上
に燐硅酸ガラス膜（例えば、厚さ1μｍ）をCVD
法によつて形成しても良い（図示せず）。このガ
ラス膜は熱放散を抑止する働きがあり、存在する
ことによつてない場合よりも上述した問題点であ
る絶縁膜上でのシリコン膜の残存が少ないという
利点がある。
得られたシリコンサブストレート１１を、例え
ば、500℃程度に加熱保持しているときに、レー
ザを走査照射して多結晶シリコン膜１５を溶融す
る。この照射は、例えば、連続発振（CW）のア
ルゴン・レーザで、パワー12W、走査速度10cm／
秒、スポツトサイズ50μｍ径の条件で行なう。溶
融したシリコンは凹所１３内へ流れ、照射が移動
したところで凹所１３内で凝固し単結晶化する。
したがつて、シリコン単結晶領域１６Ａ１６Ｂお
よび１６Ｃ（第８図）が凹所内に形成されるが、
溶融シリコンの一部が凹所内へ流れずに絶縁膜１
２の上に残つて単結晶した薄いシリコン膜１７
（第８図）となることがある。残つたとしても、
薄いシリコン膜１７は通常0.1μｍ以下の厚さであ
る。この薄いシリコン膜１７のために単結晶領域
１６Ａ，１６Ｂ，１６Ｃ間相互の分離（アイソレ
ーシヨン）が不十分となつてしまう。燐硅酸ガラ
ス膜を形成していたならば、レーザ照射完了後に
エツチング除去する。なお、このように本発明の
製造方法では、後に素子領域とすべきために形成
されるシリコン単結晶領域は、非単結晶シリコン
膜を一旦レーザで溶融した後、冷却とともに再結
晶化してできるものであるが、一般的にこの冷却
の進み方如何によつては、単結晶化がうまく進行
しない場合が少なくない。基板内に凹所を形成
し、その表面に一様な厚さの絶縁膜を形成したの
では、シリコン溶融の後に熱が均等に分散してし
まい、特にこの凹所の底部では単結晶化が進みに
くい。本発明の製造方法では、単結晶領域が形成
される凹所を囲む絶縁膜は、この凹所の底部に比
べて側面が特に厚く形成されてなるものであるか
ら、上記したような熱の均一な分散とはならず
に、薄い酸化膜部分の底部から冷却がすすみ、凹
所内の単結晶がよりよく行えるものである。
ば、500℃程度に加熱保持しているときに、レー
ザを走査照射して多結晶シリコン膜１５を溶融す
る。この照射は、例えば、連続発振（CW）のア
ルゴン・レーザで、パワー12W、走査速度10cm／
秒、スポツトサイズ50μｍ径の条件で行なう。溶
融したシリコンは凹所１３内へ流れ、照射が移動
したところで凹所１３内で凝固し単結晶化する。
したがつて、シリコン単結晶領域１６Ａ１６Ｂお
よび１６Ｃ（第８図）が凹所内に形成されるが、
溶融シリコンの一部が凹所内へ流れずに絶縁膜１
２の上に残つて単結晶した薄いシリコン膜１７
（第８図）となることがある。残つたとしても、
薄いシリコン膜１７は通常0.1μｍ以下の厚さであ
る。この薄いシリコン膜１７のために単結晶領域
１６Ａ，１６Ｂ，１６Ｃ間相互の分離（アイソレ
ーシヨン）が不十分となつてしまう。燐硅酸ガラ
ス膜を形成していたならば、レーザ照射完了後に
エツチング除去する。なお、このように本発明の
製造方法では、後に素子領域とすべきために形成
されるシリコン単結晶領域は、非単結晶シリコン
膜を一旦レーザで溶融した後、冷却とともに再結
晶化してできるものであるが、一般的にこの冷却
の進み方如何によつては、単結晶化がうまく進行
しない場合が少なくない。基板内に凹所を形成
し、その表面に一様な厚さの絶縁膜を形成したの
では、シリコン溶融の後に熱が均等に分散してし
まい、特にこの凹所の底部では単結晶化が進みに
くい。本発明の製造方法では、単結晶領域が形成
される凹所を囲む絶縁膜は、この凹所の底部に比
べて側面が特に厚く形成されてなるものであるか
ら、上記したような熱の均一な分散とはならず
に、薄い酸化膜部分の底部から冷却がすすみ、凹
所内の単結晶がよりよく行えるものである。
熱酸化処理を施すことによつて薄いシリコン膜
１７を完全に酸化して二酸化シリコン膜とする。
このとき、単結晶領域１６Ａ，１６Ｂ，１６Ｃの
表面も同時に酸化されて二酸化シリコン膜１８と
なる。（第９図） そして、この二酸化シリコン膜１８をエツチン
グ除去することによつて、第１０図に示す半導体
装置用基板が得られる。単結晶領域１６Ａ，１６
Ｂ，１６Ｃはその底面が薄い絶縁膜１４によつ
て、また、側面が絶縁膜１２によつて囲まれてお
り、このようにして完全な誘電体分離が達成され
る。これら単結晶領域１６Ａ，１６Ｂ，１６Ｃ内
の所定のトランジスタ、抵抗などが公知の工程で
作られる。
１７を完全に酸化して二酸化シリコン膜とする。
このとき、単結晶領域１６Ａ，１６Ｂ，１６Ｃの
表面も同時に酸化されて二酸化シリコン膜１８と
なる。（第９図） そして、この二酸化シリコン膜１８をエツチン
グ除去することによつて、第１０図に示す半導体
装置用基板が得られる。単結晶領域１６Ａ，１６
Ｂ，１６Ｃはその底面が薄い絶縁膜１４によつ
て、また、側面が絶縁膜１２によつて囲まれてお
り、このようにして完全な誘電体分離が達成され
る。これら単結晶領域１６Ａ，１６Ｂ，１６Ｃ内
の所定のトランジスタ、抵抗などが公知の工程で
作られる。
(7) 発明の効果
本発明に係る半導体装置用基板の製造方法に従
つて製作した基板では、トランジスタ等の半導体
装置を作り込むシリコン単結晶領域が完全に誘電
体分離されている。そして、SOS（silicon on
sapphire）構造に似ている構造が得られるので、
SOS半導体素子に近い動作速度の速くかつ低消費
電力の半導体素子を得ることができ、しかもサフ
アイヤ基板を使用していないのでSOS半導体素子
よりも低コストである。
つて製作した基板では、トランジスタ等の半導体
装置を作り込むシリコン単結晶領域が完全に誘電
体分離されている。そして、SOS（silicon on
sapphire）構造に似ている構造が得られるので、
SOS半導体素子に近い動作速度の速くかつ低消費
電力の半導体素子を得ることができ、しかもサフ
アイヤ基板を使用していないのでSOS半導体素子
よりも低コストである。
第１図および第２図は半導体装置用基板の従来
の製造工程を説明するためのこの基板の概略部分
断面図であり、第３図ないし第５図および第７図
ないし第１０図は本発明に係る製造工程を説明す
るための半導体装置用基板の概略部分断面図であ
り、第６図は、第５図のときの半導体装置用基板
の部分斜視図である。 １１……シリコンサブストレート、１２……絶
縁層、１３……凹所、１４……薄い絶縁膜、１５
……多結晶シリコン膜、１６Ａ，１６Ｂ，１６Ｃ
……シリコン単結晶領域、１７……薄いシリコン
膜、１８……二酸化シリコン膜。
の製造工程を説明するためのこの基板の概略部分
断面図であり、第３図ないし第５図および第７図
ないし第１０図は本発明に係る製造工程を説明す
るための半導体装置用基板の概略部分断面図であ
り、第６図は、第５図のときの半導体装置用基板
の部分斜視図である。 １１……シリコンサブストレート、１２……絶
縁層、１３……凹所、１４……薄い絶縁膜、１５
……多結晶シリコン膜、１６Ａ，１６Ｂ，１６Ｃ
……シリコン単結晶領域、１７……薄いシリコン
膜、１８……二酸化シリコン膜。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に、厚い酸化膜部分と薄い酸
化膜部分とからなり、かつ該薄い酸化膜部分が凹
所となつている第１の酸化膜を形成する工程と、 該第１の酸化膜の該凹所内を埋めるのに見合つ
た量とした非単結晶シリコン膜を全表面上に形成
する工程と、 該非単結晶シリコン膜にレーザを照射して溶融
し、前記厚い酸化膜部分上にある部分の溶融シリ
コンが一部残つて該凹所内へ流動し、照射後に該
凹所内にシリコン単結晶領域を形成する工程と、 前記厚い酸化膜部分上に残つたシリコン膜を全
て熱酸化すると同時に前記凹所内のシリコン単結
晶領域の表面をも熱酸化して、第２の酸化膜を形
成する工程と、 該第２の酸化膜をエツチング除去して、前記シ
リコン単結晶領域の表面を露出させる工程と、 を有することを特徴とする半導体装置用基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209767A JPS58114440A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56209767A JPS58114440A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114440A JPS58114440A (ja) | 1983-07-07 |
| JPH0223027B2 true JPH0223027B2 (ja) | 1990-05-22 |
Family
ID=16578276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56209767A Granted JPS58114440A (ja) | 1981-12-28 | 1981-12-28 | 半導体装置用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114440A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125169A (ja) * | 1984-11-22 | 1986-06-12 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JP2007142167A (ja) * | 2005-11-18 | 2007-06-07 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658269A (en) * | 1979-10-17 | 1981-05-21 | Seiko Epson Corp | Mos type semiconductor device |
-
1981
- 1981-12-28 JP JP56209767A patent/JPS58114440A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114440A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
| US4725561A (en) | Process for the production of mutually electrically insulated monocrystalline silicon islands using laser recrystallization | |
| JPS58176929A (ja) | 半導体装置の製造方法 | |
| KR900000061B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0343769B2 (ja) | ||
| Kawamura et al. | Laser recrystallization of Si over SiO2 with a heat‐sink structure | |
| US5116768A (en) | Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPH0223027B2 (ja) | ||
| JPS6347253B2 (ja) | ||
| JPS6347252B2 (ja) | ||
| JPH0580159B2 (ja) | ||
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS5856457A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPH0560668B2 (ja) | ||
| JPH0722120B2 (ja) | 半導体装置の製造方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JPS5837916A (ja) | 半導体装置の製造方法 | |
| JPS63302534A (ja) | 半導体装置の製造方法 |