JPH02112086A - メモリカードのリード／ライト装置 - Google Patents
メモリカードのリード／ライト装置Info
- Publication number
- JPH02112086A JPH02112086A JP63266363A JP26636388A JPH02112086A JP H02112086 A JPH02112086 A JP H02112086A JP 63266363 A JP63266363 A JP 63266363A JP 26636388 A JP26636388 A JP 26636388A JP H02112086 A JPH02112086 A JP H02112086A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- data
- read
- signal
- write device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、読み書き可能な記憶素子を搭載したメモリカ
ードのリード／ライト装置に関するものである。
ードのリード／ライト装置に関するものである。
従来の技術
近年・メモリカードはオフィスオートメーション（０ム
）、ファクトリーオートメーシラン（Ｆム）、家庭電化
製品、その他の各分野で記憶媒体として広く使用される
ようになり、特にＥＫＦＲＯＭやバッテリバックアップ
されたＳＲＡＭなどの読み誓き可能な記憶素子を搭載し
たメモリカードは、データの読み出しのみでなくユーザ
がデータを電気的に書き込むことが可能なため、その需
要も急激に伸びつつある。
）、ファクトリーオートメーシラン（Ｆム）、家庭電化
製品、その他の各分野で記憶媒体として広く使用される
ようになり、特にＥＫＦＲＯＭやバッテリバックアップ
されたＳＲＡＭなどの読み誓き可能な記憶素子を搭載し
たメモリカードは、データの読み出しのみでなくユーザ
がデータを電気的に書き込むことが可能なため、その需
要も急激に伸びつつある。
以下に従来の読み書き可能な記憶素子を搭載したメモリ
カードのリード／ライト装置について説明する。
カードのリード／ライト装置について説明する。
第２図は従来のＩＣｌＰＲＯＭを搭載したメモリカード
のり−ド／ライト装置のブロック図である。
のり−ド／ライト装置のブロック図である。
第２図において、１Ｆｉ中央演算処理部（ＣＰＵ ＞で
あり、２は前記ＣＰＵ１から指定されるアドレス情報を
保持するラッチで、その出力はＩＥＩＥＦＲＯＭ７のア
ドレス端子に供給される。３は前記ＣＰＵ１からＫ］Ｅ
ＰＲＯＭ７の動作モードを設定する制御信号を保持する
ラッチであり、ＫＸＦＲＯＭ７にデータを書き込む時に
は、ＣＭとＷＸ をローレベルに、ＯＫをハイレベルに
設定し、また、罵ＩＦＲＯＭ７からのデータを読み出す
時には、Ｃｚと０′１＆をローレベルに、ｖｎｃヲハイ
レヘルニ出力する。通常のＸＩＥＦＲＯＭの制御信号は
アクティブローである。４は前記（ｊＰＵｌからＸＩＥ
ＦＲＯＭ７に書き込むデータを保持するラッチであり、
６はｌＣ１ＣＰＲＯＭ７からのデータを読み出すための
バッフ１である。６はインバータであｆｉ、［ＰＲＯＭ
７からデータを読み出す時は、インバータ６の出力はハ
イレベルとなり、書き込みデータを保持するラッチ４の
出力は高インピーダンス状態となり、ＩＣｌＰＲＯＭ７
からの読み出しデータは読み出しデータ用バフフ１６に
より読み出される。
あり、２は前記ＣＰＵ１から指定されるアドレス情報を
保持するラッチで、その出力はＩＥＩＥＦＲＯＭ７のア
ドレス端子に供給される。３は前記ＣＰＵ１からＫ］Ｅ
ＰＲＯＭ７の動作モードを設定する制御信号を保持する
ラッチであり、ＫＸＦＲＯＭ７にデータを書き込む時に
は、ＣＭとＷＸ をローレベルに、ＯＫをハイレベルに
設定し、また、罵ＩＦＲＯＭ７からのデータを読み出す
時には、Ｃｚと０′１＆をローレベルに、ｖｎｃヲハイ
レヘルニ出力する。通常のＸＩＥＦＲＯＭの制御信号は
アクティブローである。４は前記（ｊＰＵｌからＸＩＥ
ＦＲＯＭ７に書き込むデータを保持するラッチであり、
６はｌＣ１ＣＰＲＯＭ７からのデータを読み出すための
バッフ１である。６はインバータであｆｉ、［ＰＲＯＭ
７からデータを読み出す時は、インバータ６の出力はハ
イレベルとなり、書き込みデータを保持するラッチ４の
出力は高インピーダンス状態となり、ＩＣｌＰＲＯＭ７
からの読み出しデータは読み出しデータ用バフフ１６に
より読み出される。
発明が解決しようとする課題
しかしながら上記の従来の構成では、電源投入及び解除
時、あるいはメモリカードの抜き差し時に、ＩＥＩＣＰ
ＲＯＭやＳＲＡＭなどの記憶素子の制御端子ａｘ、ＷＥ
にノイズが加わり、このノイズがトリガーとなって誤っ
てデータが書き込まれる危険性があシ、既存のデータを
破壊される現象が発生するという欠点を有していた。
時、あるいはメモリカードの抜き差し時に、ＩＥＩＣＰ
ＲＯＭやＳＲＡＭなどの記憶素子の制御端子ａｘ、ＷＥ
にノイズが加わり、このノイズがトリガーとなって誤っ
てデータが書き込まれる危険性があシ、既存のデータを
破壊される現象が発生するという欠点を有していた。
本発明は上記従来の問題点を解決するもので、電源投入
及び解除時、あるいはメモリカードの抜き差し時におい
ても、既存のデ゛−夕を破壊されることのないメモリカ
ードのり−ド／ライト装置を提供することを目的とする
。
及び解除時、あるいはメモリカードの抜き差し時におい
ても、既存のデ゛−夕を破壊されることのないメモリカ
ードのり−ド／ライト装置を提供することを目的とする
。
課題を解決するための手段
この目的を達成するために本発明のメモリカードのり一
ド／ライト装置は、メモリカードの接続信号とメモリカ
ードへのアクセス信号が同時にオンした時に記憶素子が
活性化される回路を挿入した構成にしている。
ド／ライト装置は、メモリカードの接続信号とメモリカ
ードへのアクセス信号が同時にオンした時に記憶素子が
活性化される回路を挿入した構成にしている。
作用
この構成によって記憶素子の制御端子は、電源投入時及
び解除時、あるいはメモリカードの抜き差し時において
、常にノンアクティブの状態となり、誤ってデータが書
き込まれることはなく既存のデータを保護することがで
きる。
び解除時、あるいはメモリカードの抜き差し時において
、常にノンアクティブの状態となり、誤ってデータが書
き込まれることはなく既存のデータを保護することがで
きる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。第１図は本発明の一実施例におけるメモリカー
ドのり−ド／ライト装置のブロック図である。第１図に
おいて、第２図と同一の部分は同一番号で示し、８は制
御信号用ラッチの後段に挿入したトライステートバッフ
ァ（以下、バッファというコで、９はパフ７ア８の出力
が高インピーダンスの時にＫＸＦＲＯＭ７へ供給される
制御信号ａｘ 、ｗｘ 、ＯＫをノンアクティブな状態
のハイレベルに保つためのプルアップ抵抗であシ、１ｏ
はインバータ、１１はオア・ゲートである。
明する。第１図は本発明の一実施例におけるメモリカー
ドのり−ド／ライト装置のブロック図である。第１図に
おいて、第２図と同一の部分は同一番号で示し、８は制
御信号用ラッチの後段に挿入したトライステートバッフ
ァ（以下、バッファというコで、９はパフ７ア８の出力
が高インピーダンスの時にＫＸＦＲＯＭ７へ供給される
制御信号ａｘ 、ｗｘ 、ＯＫをノンアクティブな状態
のハイレベルに保つためのプルアップ抵抗であシ、１ｏ
はインバータ、１１はオア・ゲートである。
１２はメモリカードが接続されたことが確認できるグラ
ンド電位を持つ確認信号であシ、メモリカードがリード
／ライト装置に接続された時にオア・ゲート１１の一方
の入力にローレベルを供給するものである。１３はメモ
リカードがリード／ライト装置に接続されていない時に
オア・ゲート１１の一方の入力をハイレベルに保つため
のプルアップ抵抗である。
ンド電位を持つ確認信号であシ、メモリカードがリード
／ライト装置に接続された時にオア・ゲート１１の一方
の入力にローレベルを供給するものである。１３はメモ
リカードがリード／ライト装置に接続されていない時に
オア・ゲート１１の一方の入力をハイレベルに保つため
のプルアップ抵抗である。
以上のように構成されたメモリカードのリード／ライト
装置について、以下その動作を説明する。
装置について、以下その動作を説明する。
まず、メモリカードがリード／ライト装置に接続された
状態で電源を投入及び解除すると、リセット信号により
制却信号用ラッチ３はクリアされメモリカードへのアク
セス信号を含むその全ての出力はローレベルとなるが、
インバータ１ｏの出力がハイレベルとなり、オア・ゲー
ト１１の出力もハイレベルとなるため、制御信号用バッ
フ１８は不活性の状態となり、その出力は高インピーダ
ンスとなる。その時ＥＩＣＦＲＯＭ７に供給される制御
信号のレベルは、プルアップ抵抗９によりハイレベルと
なり、ＥＫＰＲＯＭｙはノンアクティブの状態となり、
誤ってデータが書き込まれる危険性はない。
状態で電源を投入及び解除すると、リセット信号により
制却信号用ラッチ３はクリアされメモリカードへのアク
セス信号を含むその全ての出力はローレベルとなるが、
インバータ１ｏの出力がハイレベルとなり、オア・ゲー
ト１１の出力もハイレベルとなるため、制御信号用バッ
フ１８は不活性の状態となり、その出力は高インピーダ
ンスとなる。その時ＥＩＣＦＲＯＭ７に供給される制御
信号のレベルは、プルアップ抵抗９によりハイレベルと
なり、ＥＫＰＲＯＭｙはノンアクティブの状態となり、
誤ってデータが書き込まれる危険性はない。
また、メモリカードの抜き差し時においてはメモリカー
ドの接続されたことを示す信号がないため、オア・ゲー
ト１１の一方の入力端がハイレベルとなシ、その出力は
ハイレベルとなシ、同様に制御信号用バッファ８が不活
性の状態となシ、ＩＥＩＣＰＲＯＭ了の制御信号端子は
ノンアクティブの状態で、誤ってデータが書き込まれる
危険性はない。尚１記憶素子としてＩＥＩＥＦＲＯＭと
したが他の読み書き可能な記憶素子としても良い。
ドの接続されたことを示す信号がないため、オア・ゲー
ト１１の一方の入力端がハイレベルとなシ、その出力は
ハイレベルとなシ、同様に制御信号用バッファ８が不活
性の状態となシ、ＩＥＩＣＰＲＯＭ了の制御信号端子は
ノンアクティブの状態で、誤ってデータが書き込まれる
危険性はない。尚１記憶素子としてＩＥＩＥＦＲＯＭと
したが他の読み書き可能な記憶素子としても良い。
発明の効果
以上のように本発明によれば、メモリカードの接続信号
とメモリカードへのアクセス信号が同時にオンした時、
記憶素子が活性化される回路を設けることにより、電源
投入及び解除時、あるいはメモリカードの抜き差し時に
おいて記憶素子の制量信号端子は常にノンアクティブの
状態となシ、誤ってデータが書き込まれることなく既存
のデータを保護することができる優れたリード／ライト
装置を実現できるものである。
とメモリカードへのアクセス信号が同時にオンした時、
記憶素子が活性化される回路を設けることにより、電源
投入及び解除時、あるいはメモリカードの抜き差し時に
おいて記憶素子の制量信号端子は常にノンアクティブの
状態となシ、誤ってデータが書き込まれることなく既存
のデータを保護することができる優れたリード／ライト
装置を実現できるものである。
第１図は本発明の一実施例によるメモリカードのり−ド
／ライト装置のブロック図、第２図は従来のメモリカー
ドのリード／ライト装置のブロック図である。 １・・・・・・ＣＰＵ、２．３．４・・・・・・ラッチ
、６，８・・・・・・バッファ、６．１０・・・・・・
インバータ、７・・・・・・ＩＣＥＦＲＯＭ、９．１３
・・・・・・プルアップ抵抗、１１・・・・・・オア・
ゲート、１２・・・・・・確認信号。
／ライト装置のブロック図、第２図は従来のメモリカー
ドのリード／ライト装置のブロック図である。 １・・・・・・ＣＰＵ、２．３．４・・・・・・ラッチ
、６，８・・・・・・バッファ、６．１０・・・・・・
インバータ、７・・・・・・ＩＣＥＦＲＯＭ、９．１３
・・・・・・プルアップ抵抗、１１・・・・・・オア・
ゲート、１２・・・・・・確認信号。
Claims (1)
- 読み書き可能な記憶素子を搭載したメモリカードにデ
ータを書き込む回路と、前記メモリカードよりデータを
読み出す回路とを有し、前記メモリカードの抜き差し時
及び電源投入時あるいは解除時に前記メモリカードの既
存のデータが破壊されないために、前記メモリカードの
接続が確認できる信号と、前記メモリカードへのアクセ
ス信号が同時にオンした時に記憶素子が活性化される回
路を設けたことを特徴とするメモリカードのリード／ラ
イト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266363A JPH02112086A (ja) | 1988-10-21 | 1988-10-21 | メモリカードのリード／ライト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266363A JPH02112086A (ja) | 1988-10-21 | 1988-10-21 | メモリカードのリード／ライト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02112086A true JPH02112086A (ja) | 1990-04-24 |
Family
ID=17429906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266363A Pending JPH02112086A (ja) | 1988-10-21 | 1988-10-21 | メモリカードのリード／ライト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02112086A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04143817A (ja) * | 1990-10-04 | 1992-05-18 | Fujitsu Ltd | 活性交換可能な交換モジュール |
| US5577195A (en) * | 1992-09-07 | 1996-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor data storage device with means for protecting data upon external power supply connection and disconnection |
-
1988
- 1988-10-21 JP JP63266363A patent/JPH02112086A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04143817A (ja) * | 1990-10-04 | 1992-05-18 | Fujitsu Ltd | 活性交換可能な交換モジュール |
| US5577195A (en) * | 1992-09-07 | 1996-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor data storage device with means for protecting data upon external power supply connection and disconnection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251304A (en) | Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory | |
| EP0717341A1 (en) | Power enabling apparatus and method | |
| JPH0962584A (ja) | データ処理装置 | |
| JPH02112086A (ja) | メモリカードのリード／ライト装置 | |
| EP0142983A2 (en) | Fault protection flip flop | |
| JPH06274711A (ja) | Ｉｃカード | |
| JP2504864B2 (ja) | メモリシステム | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| JP2592064B2 (ja) | 半導体メモリカートリツジの制御装置 | |
| JP2854609B2 (ja) | 携帯可能電子装置 | |
| KR930011347B1 (ko) | 이동체 단말기의 전원 온/오프에 의한 불휘발성 메모리 오동작 보호회로 | |
| JPS62108099A (ja) | Ｉｃカ−ド | |
| JPH01118974A (ja) | カードモジュール | |
| JPH0525154B2 (ja) | ||
| JP2854610B2 (ja) | 携帯可能電子装置 | |
| JPS6336349A (ja) | マイクロプロセツサ内メモリの書込み防止回路 | |
| JPH01112455A (ja) | メモリカード回路 | |
| JPS63316400A (ja) | コピ−禁止機能を有する読出専用メモリ | |
| JPS63249999A (ja) | 半導体記憶装置 | |
| JPH05250267A (ja) | １チップｃｐｕによるライトプロテクト | |
| JPH04148353A (ja) | 不揮発性半導体記憶装置 | |
| JPH02171984A (ja) | 半導体集積回路 | |
| JPH02224138A (ja) | 情報処理装置の再開方式 | |
| JPH05198095A (ja) | フロッピィディスク制御装置 | |
| JPH0547874B2 (ja) |