JPH02233011A - 移相回路 - Google Patents
移相回路Info
- Publication number
- JPH02233011A JPH02233011A JP5427789A JP5427789A JPH02233011A JP H02233011 A JPH02233011 A JP H02233011A JP 5427789 A JP5427789 A JP 5427789A JP 5427789 A JP5427789 A JP 5427789A JP H02233011 A JPH02233011 A JP H02233011A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- signal
- output signal
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、直交変調，復調に使用される直交キャリア信
号を発生させるための９０゜移相回路に関し、特に半導
体基板上に集積化するのに適した９０゜移相回路に関す
る。
号を発生させるための９０゜移相回路に関し、特に半導
体基板上に集積化するのに適した９０゜移相回路に関す
る。
従来、この種の移相回路は、第２図に示されるようにキ
ャリア信号を回路１１で２つに分岐し、一方は高城通過
フィルター１２を通し位相を約４５゜進ませ他方は低域
通過フィルター１３を通し、位相を約４５゜遅らせ、互
いに２出力信号の位相差が９０゜となるようにフィルタ
ーを調整する事などが考えられていた。
ャリア信号を回路１１で２つに分岐し、一方は高城通過
フィルター１２を通し位相を約４５゜進ませ他方は低域
通過フィルター１３を通し、位相を約４５゜遅らせ、互
いに２出力信号の位相差が９０゜となるようにフィルタ
ーを調整する事などが考えられていた。
上述した従来の９０゜移相回路は、移相差を９０゜にす
るためにフィルターの調整を必要とすること、また、定
まったキャリア周波数に対して、位相の調整をするため
、ある 波数で９０゜位相に調整しても、キャリア周波
数が変った場合はフィルターの定数を変更して再調整を
行なう必要があるなどの欠点がある。さらに、上述した
従来の９０゜移相回路は、インダクタンス素子を使用す
ること、またフィルター回路に使用する抵抗値，容量値
に対して、高い精度が要求されることなどにより、半導
体基板上に集積化することが不可能であり、量産効果に
より低価格化することが困難であるという欠点がある。
るためにフィルターの調整を必要とすること、また、定
まったキャリア周波数に対して、位相の調整をするため
、ある 波数で９０゜位相に調整しても、キャリア周波
数が変った場合はフィルターの定数を変更して再調整を
行なう必要があるなどの欠点がある。さらに、上述した
従来の９０゜移相回路は、インダクタンス素子を使用す
ること、またフィルター回路に使用する抵抗値，容量値
に対して、高い精度が要求されることなどにより、半導
体基板上に集積化することが不可能であり、量産効果に
より低価格化することが困難であるという欠点がある。
本発明の９０゜移相回路は、グランドに対して、ある電
位をもつ第一の電圧源と、グランドに対して、第一の電
圧源より低い電位をもつ第二の電圧源と、第一の電圧源
に片側を接続された抵抗と、その抵抗の反対側端子にコ
レクタが接続され、第＝の電圧源にベースが接続された
トランジスタと、そのトランジスタのエミッタとグラン
ド間に挿入された電流源と、一端を入力端子に、反対側
端子を前記トランジスタのエミッタに接続した、電圧制
御により容量が可変できる電圧可変容量素子ト、前記ト
ランジスタのコレクタに接続されフレクタ出力信号の電
圧振幅に比例した直流出力電圧を出力する包絡線検波回
路と、その、包絡線検波回路の出力を受け、前記電圧可
変容量素子を前記トランジスタのコレクタ出力信号振幅
が基準値より大きい時は、容量値が小さくなるように、
振幅が小さい時は、容量値を大きくするように電圧制御
する制御回路を有する。
位をもつ第一の電圧源と、グランドに対して、第一の電
圧源より低い電位をもつ第二の電圧源と、第一の電圧源
に片側を接続された抵抗と、その抵抗の反対側端子にコ
レクタが接続され、第＝の電圧源にベースが接続された
トランジスタと、そのトランジスタのエミッタとグラン
ド間に挿入された電流源と、一端を入力端子に、反対側
端子を前記トランジスタのエミッタに接続した、電圧制
御により容量が可変できる電圧可変容量素子ト、前記ト
ランジスタのコレクタに接続されフレクタ出力信号の電
圧振幅に比例した直流出力電圧を出力する包絡線検波回
路と、その、包絡線検波回路の出力を受け、前記電圧可
変容量素子を前記トランジスタのコレクタ出力信号振幅
が基準値より大きい時は、容量値が小さくなるように、
振幅が小さい時は、容量値を大きくするように電圧制御
する制御回路を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例である。１は信号入力端子，
２は信号出力端子，３は電圧源ｖ１，４は電圧源Ｖ２５
は抵抗Ｒ１，６はトランジスタＱｌｌ７は電流源工、，
８は電圧可変容量素子，９は包絡線検波回路，１０は制
御回路である。
２は信号出力端子，３は電圧源ｖ１，４は電圧源Ｖ２５
は抵抗Ｒ１，６はトランジスタＱｌｌ７は電流源工、，
８は電圧可変容量素子，９は包絡線検波回路，１０は制
御回路である。
３〜７はベース接地トランジスタ回路を構成している。
８の電圧可変容量素子をＣｖとすると１の信号入力端子
より、周波数ｆの入力信号ｖ１を加えた場合２つの信号
出力端子よい得られる出力信号ｖ０は次式で近似される
。
より、周波数ｆの入力信号ｖ１を加えた場合２つの信号
出力端子よい得られる出力信号ｖ０は次式で近似される
。
・・・・・・（１）
．’．Ｖｏ／Ｖｒ＝ｊ ωＣｖＲ＋／ ｛１＋ｊ （／
／ｆｔ）｝・・・・・・（２） ここで ω ：２πｆ ｆ？：トランジスタＱｌの利得帯域幅 Ｒ１：第１図．５に示される抵抗の値 である．従って入力信号周波数ｆ ＜ ｆ Ｔにおいて
は、 ｖｏ／ Ｖ！＃ｊ （ｉ） Ｃ ｖ Ｒ１”−（３）が
成りたち、入力電圧に対し、出力電圧が９０゜位相進む
ことがわかる。さらにここで出力信号の振幅レベルを９
に示される包絡線検波回路により検出し、その値を１０
に示される制御回路において、基準電圧と比較し、基準
電圧より大きい時は、８に示される電圧可変容量素子の
容量Ｃｖを小さくするように、基準電圧より小さい時は
Ｃｖを大きくするように可変容量素子を制御する。この
ようにＣｖを制御することにより（３）式の、出力信号
ｖ０の振幅レベルを角周波数Ｗに関係なく、ほぼ一定と
する事ができる。
／ｆｔ）｝・・・・・・（２） ここで ω ：２πｆ ｆ？：トランジスタＱｌの利得帯域幅 Ｒ１：第１図．５に示される抵抗の値 である．従って入力信号周波数ｆ ＜ ｆ Ｔにおいて
は、 ｖｏ／ Ｖ！＃ｊ （ｉ） Ｃ ｖ Ｒ１”−（３）が
成りたち、入力電圧に対し、出力電圧が９０゜位相進む
ことがわかる。さらにここで出力信号の振幅レベルを９
に示される包絡線検波回路により検出し、その値を１０
に示される制御回路において、基準電圧と比較し、基準
電圧より大きい時は、８に示される電圧可変容量素子の
容量Ｃｖを小さくするように、基準電圧より小さい時は
Ｃｖを大きくするように可変容量素子を制御する。この
ようにＣｖを制御することにより（３）式の、出力信号
ｖ０の振幅レベルを角周波数Ｗに関係なく、ほぼ一定と
する事ができる。
従って第１図に示される回路により、可変容量素子容量
値Ｃｖの追従できる周波数範囲において入力信号に対し
９０゜位相の進んだ一定レベルの出力信号を得ることが
できる。第３図は、第１図のさらに具体的な実施例であ
り、第１図の７の電流源を１４のトランジスタＱｚ，１
５の抵抗値Ｒ２，１６の電圧源Ｖ，で構成し、第１図の
８の電圧可変容量素子をコレクタ・ベース間の接合容量
の逆バイアス電圧依存特性を利用し、１７のトランジス
タＱ３および１８の直流カット用のフンデンサＣ，で構
成し、第１図の９の包絡線検波回路を、１９のバッファ
アンプ２０．２１の整流用ダイオード，２２の放電用抵
抗および２３の検波用コンデンサＣ２で構成し、第１図
１０の制御回路を２４の直流増幅器，２５の基準電圧と
なる電圧源Ｖｒｅｆおよび制御回路部の出力インピーダ
ンスを高くするための２６の抵抗Ｒ，で構成したもので
ある。これにより、出力振幅ｖ０がある値より大きくな
った場合、９の包絡線検波回路の出力電圧Ｖｄｅｔが２
５の電圧源Ｖ ｒ ｅ ｆより大きくなり、２６の直流
増幅器の出力は負の電圧方向へ制御される。これにより
、１７のトランジスタＱ，のコレクタ・ベース電圧Ｖ。
値Ｃｖの追従できる周波数範囲において入力信号に対し
９０゜位相の進んだ一定レベルの出力信号を得ることが
できる。第３図は、第１図のさらに具体的な実施例であ
り、第１図の７の電流源を１４のトランジスタＱｚ，１
５の抵抗値Ｒ２，１６の電圧源Ｖ，で構成し、第１図の
８の電圧可変容量素子をコレクタ・ベース間の接合容量
の逆バイアス電圧依存特性を利用し、１７のトランジス
タＱ３および１８の直流カット用のフンデンサＣ，で構
成し、第１図の９の包絡線検波回路を、１９のバッファ
アンプ２０．２１の整流用ダイオード，２２の放電用抵
抗および２３の検波用コンデンサＣ２で構成し、第１図
１０の制御回路を２４の直流増幅器，２５の基準電圧と
なる電圧源Ｖｒｅｆおよび制御回路部の出力インピーダ
ンスを高くするための２６の抵抗Ｒ，で構成したもので
ある。これにより、出力振幅ｖ０がある値より大きくな
った場合、９の包絡線検波回路の出力電圧Ｖｄｅｔが２
５の電圧源Ｖ ｒ ｅ ｆより大きくなり、２６の直流
増幅器の出力は負の電圧方向へ制御される。これにより
、１７のトランジスタＱ，のコレクタ・ベース電圧Ｖ。
８は負側に制御され、逆バイアス増加により、接合容量
Ｃｖが小さくなる。これにより（３）式により出力電圧
ｖ０は振幅が小さくなる方向に制御される。出力振幅Ｖ
０が逆にある値より小さくなった場合はこの逆となる。
Ｃｖが小さくなる。これにより（３）式により出力電圧
ｖ０は振幅が小さくなる方向に制御される。出力振幅Ｖ
０が逆にある値より小さくなった場合はこの逆となる。
第１図の回路は信号の入出力間に９０゜の位相差が発生
するが、第４図は、本発明回路を用いて、互いに位相差
９０゜をもつ２出力信号を発生させる回路で、９０゜の
位相差を更に高精度にした例である。
するが、第４図は、本発明回路を用いて、互いに位相差
９０゜をもつ２出力信号を発生させる回路で、９０゜の
位相差を更に高精度にした例である。
第１図，第３図の回路は（２）式よりｆ ＜ ｆ ？の
場合のみ正確に９０゜位相進みを実現するがｆがｆ丁に
近づいた場合は（２）式右辺の分母項のため誤差が大き
くなる。第４図の回路例はこれを補償したものであり、
その原理は次のとおりである。第４図において下側の回
路の入出力特性は次式で近似される。
場合のみ正確に９０゜位相進みを実現するがｆがｆ丁に
近づいた場合は（２）式右辺の分母項のため誤差が大き
くなる。第４図の回路例はこれを補償したものであり、
その原理は次のとおりである。第４図において下側の回
路の入出力特性は次式で近似される。
ＶＯ’ ／ｖｒ’ ＝Ｒｓ／Ｒｇ Ｈ＋ｊ （ｆ／Ｖｔ
）｝・・・・・・（４） ここで ＶＯ’：２ｂ端子での出力電圧 ｖ，’：ｌｂ端子での入力電圧 Ｒ．：２９に示される抵抗の値 Ｒｇ：３０に示される抵抗値 である。
）｝・・・・・・（４） ここで ＶＯ’：２ｂ端子での出力電圧 ｖ，’：ｌｂ端子での入力電圧 Ｒ．：２９に示される抵抗の値 Ｒｇ：３０に示される抵抗値 である。
（２）式と（４）式より、出力端子２ａと２ｂに出力さ
れる信号間の位相差φは利得帯域＠ｆＴによる位相遅れ
の項がキャンセルされ、 φ＝Ａｎｇ［Ｖｏ／ｖＯ’ ＝ Ｊ （！） Ｃ ｖ
Ｒ ｔ ・Ｒｅ／Ｒｓ］＝ ９ ０゜となる。
れる信号間の位相差φは利得帯域＠ｆＴによる位相遅れ
の項がキャンセルされ、 φ＝Ａｎｇ［Ｖｏ／ｖＯ’ ＝ Ｊ （！） Ｃ ｖ
Ｒ ｔ ・Ｒｅ／Ｒｓ］＝ ９ ０゜となる。
従ってｆ＃ｆＴでも９０゜位相差の信号■。，ＶＯ’を
生成することができる。
生成することができる。
また第４図の回路を用いて更に、９０゜位相差の精度を
上げたい場合は、第４図に示した２９，３０の抵抗また
は、第１図の５に示した抵抗のいずれかを第５図に示さ
れる電圧可変容量素子付きの抵抗に置き替え Ｒｔ《１／ｊωＣｖ を満たす範囲でＣｖ’を３４の制御端子に加える電圧に
より制御し、３３の容量端子をグランドあるいは電源端
子に接続することにより、位相を外部より微調すること
も考えられる。
上げたい場合は、第４図に示した２９，３０の抵抗また
は、第１図の５に示した抵抗のいずれかを第５図に示さ
れる電圧可変容量素子付きの抵抗に置き替え Ｒｔ《１／ｊωＣｖ を満たす範囲でＣｖ’を３４の制御端子に加える電圧に
より制御し、３３の容量端子をグランドあるいは電源端
子に接続することにより、位相を外部より微調すること
も考えられる。
ここでＲ７は、第５図の３５に示される抵抗の値、Ｃｖ
’は３６に示される可変容量素子の容量である。また第
５図の３１．抵抗端子１は電源側または信号入力側に接
続され、第５図の３２．抵抗端子２は、信号出力側に接
続される。
’は３６に示される可変容量素子の容量である。また第
５図の３１．抵抗端子１は電源側または信号入力側に接
続され、第５図の３２．抵抗端子２は、信号出力側に接
続される。
以上説明したように、本発明は、可変容量素子の容量値
を、出力信号レベルにより制御することにより、入力信
号に対し、ほぼ９０゜位相差を持つ出力信号を周波数に
関係なく一定のレベルで発生させることができる。
を、出力信号レベルにより制御することにより、入力信
号に対し、ほぼ９０゜位相差を持つ出力信号を周波数に
関係なく一定のレベルで発生させることができる。
また本発明は位相差９０゜の信号生成に際して式（２）
， （３）よりわかるように、抵抗値，容量値の絶対精
度を必要としないこと、さらに、本発明に使用する素子
は全て半導体上基板上に形成できるということにより、
半導体基板上に集積化するのに適しているという特長が
ある。従って半導体基板上に集積化することにより低価
格化がはがれる効果もある。
， （３）よりわかるように、抵抗値，容量値の絶対精
度を必要としないこと、さらに、本発明に使用する素子
は全て半導体上基板上に形成できるということにより、
半導体基板上に集積化するのに適しているという特長が
ある。従って半導体基板上に集積化することにより低価
格化がはがれる効果もある。
第１図は本発明の一実施例図、第２図は従来考えられて
いる９０゜移相回路図、第３図は具体的な本発明の実施
例図、第４図は本発明の応用例図、第５図は本発明の他
の応用例図である。 ｌ・・・・・・信号入力端子、２・旧・・信号出力端子
、３・・・・・・電圧源ｖ１、４・・・・・・電圧源ｖ
２、５・・・・・・抵抗Ｒ１、６・・・・・・トランジ
スタＱ１、７・・・・・・電流源工、、８・・・・・・
電圧可変容量素子、９・・・・・・包絡線検波回路、１
０・・・・・・制御回路、１１・・・・・・分岐回路、
１２・・・・・・高城通過フィルター １３・・・・・
・低域通過フィルター、１４・・・・・・トランジスタ
Ｑ２，１５・・・・・・抵抗Ｒ２、１６・・・・・・電
圧源Ｖ，、１７・・・・・・トランジスタＱ３、１８・
・・・・・容量Ｃ１、１９・・・・・・バッファアンプ
、２０・・・・・・ダイオード、２１・・・・・・ダイ
オード、２２・・・・・・抵抗Ｒ，、２３・・・・・・
容量Ｃ２、２４・・・・・・直流増幅器、２５・・・・
・・電圧源Ｖｒｅｆ、２６・・・・・・抵抗Ｒ４、２７
・・・・・・信号入力端子、２８・・・・・・第１図に
示される回路、２９・・・・・・抵抗Ｒ，、３０・・・
・・・抵抗Ｒ６、３１・・・・・・抵抗端子１、３２・
・・・・・抵抗端子２、３３・・・・・・容量端子、３
４・・・・・・制御端子、３５・・・・・・抵抗Ｒ７、
３６・・・・・・電圧可変容量素子、１ａ・・・・・・
信号入力端子ａ、１ｂ・・・・・・信号入力端子ｂ、２
ａ・・・・・・信号出力端子ａ、２ｂ・・・・・・信号
出力端子ｂ。 代理人 弁理士 内 原 晋 茅 圏 茅
いる９０゜移相回路図、第３図は具体的な本発明の実施
例図、第４図は本発明の応用例図、第５図は本発明の他
の応用例図である。 ｌ・・・・・・信号入力端子、２・旧・・信号出力端子
、３・・・・・・電圧源ｖ１、４・・・・・・電圧源ｖ
２、５・・・・・・抵抗Ｒ１、６・・・・・・トランジ
スタＱ１、７・・・・・・電流源工、、８・・・・・・
電圧可変容量素子、９・・・・・・包絡線検波回路、１
０・・・・・・制御回路、１１・・・・・・分岐回路、
１２・・・・・・高城通過フィルター １３・・・・・
・低域通過フィルター、１４・・・・・・トランジスタ
Ｑ２，１５・・・・・・抵抗Ｒ２、１６・・・・・・電
圧源Ｖ，、１７・・・・・・トランジスタＱ３、１８・
・・・・・容量Ｃ１、１９・・・・・・バッファアンプ
、２０・・・・・・ダイオード、２１・・・・・・ダイ
オード、２２・・・・・・抵抗Ｒ，、２３・・・・・・
容量Ｃ２、２４・・・・・・直流増幅器、２５・・・・
・・電圧源Ｖｒｅｆ、２６・・・・・・抵抗Ｒ４、２７
・・・・・・信号入力端子、２８・・・・・・第１図に
示される回路、２９・・・・・・抵抗Ｒ，、３０・・・
・・・抵抗Ｒ６、３１・・・・・・抵抗端子１、３２・
・・・・・抵抗端子２、３３・・・・・・容量端子、３
４・・・・・・制御端子、３５・・・・・・抵抗Ｒ７、
３６・・・・・・電圧可変容量素子、１ａ・・・・・・
信号入力端子ａ、１ｂ・・・・・・信号入力端子ｂ、２
ａ・・・・・・信号出力端子ａ、２ｂ・・・・・・信号
出力端子ｂ。 代理人 弁理士 内 原 晋 茅 圏 茅
Claims (1)
- グランドに対してある電位をもつ第一の電圧源と、グラ
ンドに対して第一の電圧源より低い電位をもつ第二の電
圧源と、第一の電圧源に片側を接続された抵抗と、その
抵抗の反対側端子にコレクタが接続され、第二の電圧源
にベースが接続されたトランジスタと、そのトランジス
タのエミッタとグランド間に挿入された電流源と、一端
を入力端子に、反対側端子を前記トランジスタのエミッ
タに接続した電圧制御により容量が可変できる電圧可変
容量素子と、前記トランジスタのコレクタに接続されコ
レクタ出力信号の電圧振幅に比例した直流出力電圧を出
力する包絡線検波回路と、その包絡線検波回路の出力を
受け、前記電圧可変容量素子を、前記トランジスタのコ
レクタ出力信号振幅が基準値より大きい時は容量値が小
さくなるように、振幅が小さい時は、容量値を大きくす
るように電圧制御する制御回路とを有し、前記入力端子
より信号を入力し、前記トランジスタのコレクタより信
号を出力することを特徴とする移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5427789A JPH0783232B2 (ja) | 1989-03-06 | 1989-03-06 | 移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5427789A JPH0783232B2 (ja) | 1989-03-06 | 1989-03-06 | 移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02233011A true JPH02233011A (ja) | 1990-09-14 |
| JPH0783232B2 JPH0783232B2 (ja) | 1995-09-06 |
Family
ID=12966077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5427789A Expired - Lifetime JPH0783232B2 (ja) | 1989-03-06 | 1989-03-06 | 移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783232B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103033U (ja) * | 1991-02-15 | 1992-09-04 | 株式会社ケンウツド | 帯域通過フイルタ |
-
1989
- 1989-03-06 JP JP5427789A patent/JPH0783232B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103033U (ja) * | 1991-02-15 | 1992-09-04 | 株式会社ケンウツド | 帯域通過フイルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783232B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US5166560A (en) | Voltage-controlled variable capacitor | |
| JPS585594B2 (ja) | 整流回路 | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH02233011A (ja) | 移相回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| KR100209473B1 (ko) | 광대역 증폭 회로 | |
| US5498992A (en) | Unity gain positive feedback integrator with programmable charging currents and polarities | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JPH0225286B2 (ja) | ||
| JPS6334360Y2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPH0339928Y2 (ja) | ||
| JP2006033092A (ja) | 圧電発振器 | |
| JPH0154884B2 (ja) | ||
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JP2650108B2 (ja) | Ｆｍ変調回路 | |
| JPH0413858Y2 (ja) | ||
| JPS6110475Y2 (ja) | ||
| JPH02268507A (ja) | アクティブ・フィルタ回路 | |
| JPH0451787B2 (ja) | ||
| JPH0340978B2 (ja) |