JPH0339928Y2 - - Google Patents
Info
- Publication number
- JPH0339928Y2 JPH0339928Y2 JP10496784U JP10496784U JPH0339928Y2 JP H0339928 Y2 JPH0339928 Y2 JP H0339928Y2 JP 10496784 U JP10496784 U JP 10496784U JP 10496784 U JP10496784 U JP 10496784U JP H0339928 Y2 JPH0339928 Y2 JP H0339928Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- power supply
- voltage
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
この考案は動作電圧範囲がきわめて広く、かつ
高速、高精度に動作する電圧フオロワ回路に関す
る。例えば高インピーダンスの出力端子に低イン
ピーダンスの回路を接続する場合、高インピーダ
ンスの回路の状態が変化し、その電圧検出に誤差
が生じるのを防ぐために上記端子と回路の間に挿
入される入力バツフアとして使用されるもので、
特に直流特性の優れた演算増幅器を用いて高速、
高精度でかつ動作電圧範囲を大きくとれる電圧フ
オロワ回路を提供しようとするものである。
高速、高精度に動作する電圧フオロワ回路に関す
る。例えば高インピーダンスの出力端子に低イン
ピーダンスの回路を接続する場合、高インピーダ
ンスの回路の状態が変化し、その電圧検出に誤差
が生じるのを防ぐために上記端子と回路の間に挿
入される入力バツフアとして使用されるもので、
特に直流特性の優れた演算増幅器を用いて高速、
高精度でかつ動作電圧範囲を大きくとれる電圧フ
オロワ回路を提供しようとするものである。
〈従来技術の説明〉
演算増幅器単体の動作電圧の範囲を超える振幅
を有する信号を処理する電圧フオロワ回路として
例えば第２図に示すものがある。
を有する信号を処理する電圧フオロワ回路として
例えば第２図に示すものがある。
これは直流特性の優れた演算増幅器２１の出力
端子と各電源端子との間にそれぞれ第一ツエナダ
イオード４１と第一トランジスタ３１から成る第
一ブートストラツプ回路と、第二ツエナダイオー
ド４２と第二トランジスタ３２から成る第二ブー
トストラツプ回路を設けて、演算増幅器２１の正
及び負の電源端子に供給される電圧がその出力電
圧に追従して変化するようにしたものである。ま
た第一抵抗器５１、第二抵抗器５２、第三抵抗器
５３、第四抵抗器５４、第五抵抗器５５、第三ト
ランジスタ３３、第四トランジスタ３４、第一ダ
イオード４３及び第二ダイオード４４から成る回
路で、ツエナダイオード４１，４２に定電流が流
れるようにして、演算増幅器２１の出力電圧にか
かわらずそれらのツエナ電圧が一定になるように
している。従つて入力端子１１からの電圧Vioに
追従して演算増幅器２１の電源電圧が変化するの
で、電圧Vioの振幅は各トランジスタの耐圧と電
源電圧の許す限り大きくすることができる。また
入力電圧Vioに追従して演算増幅器２１の電源電
圧も変化するので、見かけ上の同相成分が加わら
なくなり、電圧フオロワ回路としての同相信号除
去比も問題とならない。
端子と各電源端子との間にそれぞれ第一ツエナダ
イオード４１と第一トランジスタ３１から成る第
一ブートストラツプ回路と、第二ツエナダイオー
ド４２と第二トランジスタ３２から成る第二ブー
トストラツプ回路を設けて、演算増幅器２１の正
及び負の電源端子に供給される電圧がその出力電
圧に追従して変化するようにしたものである。ま
た第一抵抗器５１、第二抵抗器５２、第三抵抗器
５３、第四抵抗器５４、第五抵抗器５５、第三ト
ランジスタ３３、第四トランジスタ３４、第一ダ
イオード４３及び第二ダイオード４４から成る回
路で、ツエナダイオード４１，４２に定電流が流
れるようにして、演算増幅器２１の出力電圧にか
かわらずそれらのツエナ電圧が一定になるように
している。従つて入力端子１１からの電圧Vioに
追従して演算増幅器２１の電源電圧が変化するの
で、電圧Vioの振幅は各トランジスタの耐圧と電
源電圧の許す限り大きくすることができる。また
入力電圧Vioに追従して演算増幅器２１の電源電
圧も変化するので、見かけ上の同相成分が加わら
なくなり、電圧フオロワ回路としての同相信号除
去比も問題とならない。
しかし上記の回路では演算増幅器２１の出力端
子からのブートストラツプ回路を経て電源端子に
帰還回路が構成されているために、発振が起こり
やすい。この発振を防ぐために演算増幅器２１の
位相補償用の容量を増やして発振帯域を狭めた
り、また帰還回路内に位相補償を施して発振を防
止している。従つて従来の電圧フオロワ回路でも
高精度化、高耐圧化は可能であるが、高速応答に
関しては期待できないという欠点がある。
子からのブートストラツプ回路を経て電源端子に
帰還回路が構成されているために、発振が起こり
やすい。この発振を防ぐために演算増幅器２１の
位相補償用の容量を増やして発振帯域を狭めた
り、また帰還回路内に位相補償を施して発振を防
止している。従つて従来の電圧フオロワ回路でも
高精度化、高耐圧化は可能であるが、高速応答に
関しては期待できないという欠点がある。
〈考案の目的〉
この考案は直流特性のすぐれた演算増幅器を用
いて、高速、高精度、動作電圧範囲の広い電圧フ
オロワ回路を提供することを目的とする。
いて、高速、高精度、動作電圧範囲の広い電圧フ
オロワ回路を提供することを目的とする。
〈考案の概要〉
この考案による電圧フオロワ回路は、入力信号
を直流特性の優れた演算増幅器の非反転入力端子
に供給し、出力信号を反転入力端子に帰還して電
圧フオロワ回路を更正すると共に、入力信号を高
速バツフア増幅器を通して、ツエナダイオードと
トランジスタ等から成る電源回路に供給し、該電
源回路の電圧を演算増幅器の電源端子に供給する
ようにしたものである。
を直流特性の優れた演算増幅器の非反転入力端子
に供給し、出力信号を反転入力端子に帰還して電
圧フオロワ回路を更正すると共に、入力信号を高
速バツフア増幅器を通して、ツエナダイオードと
トランジスタ等から成る電源回路に供給し、該電
源回路の電圧を演算増幅器の電源端子に供給する
ようにしたものである。
従つてこの考案によれば、演算増幅器の出力側
と電源端子との間に帰還回路が構成されていない
ので、振幅の大きな信号に対しても高精度かつ高
速に応答できる電圧フオロワ回路が得られる。
と電源端子との間に帰還回路が構成されていない
ので、振幅の大きな信号に対しても高精度かつ高
速に応答できる電圧フオロワ回路が得られる。
〈考案の実施例〉
第１図にこの考案の一実施例を示す。図中、第
２図と同じものは同一符号で示す。これは入力端
子１１からの入力信号を演算増幅器２１の非反転
入力側に供給すると共に、入力信号を高速バツフ
ア２２を通してツエナダイオード４１，４２の接
続点に供給し、その電圧で第一ツエナダイオード
４１と第一トランジスタ３１から成る第一電源回
路と、第二ツエナダイオード４２と第二トランジ
スタ３２から成る第二電源回路とを通じて演算増
幅器２１の正及び負の電源電圧を調整している。
第一抵抗器５１、第二抵抗器５２、第三抵抗器５
３、第四抵抗器５４、第五抵抗器５５、第三トラ
ンジスタ３３、第四トランジスタ３４、第一ダイ
オード４３及び第二ダイオード４４から成る定電
流回路で、ツエナダイオード４１，４２に定電流
を流し、それらのツエナ電圧を一定に保つてい
る。
２図と同じものは同一符号で示す。これは入力端
子１１からの入力信号を演算増幅器２１の非反転
入力側に供給すると共に、入力信号を高速バツフ
ア２２を通してツエナダイオード４１，４２の接
続点に供給し、その電圧で第一ツエナダイオード
４１と第一トランジスタ３１から成る第一電源回
路と、第二ツエナダイオード４２と第二トランジ
スタ３２から成る第二電源回路とを通じて演算増
幅器２１の正及び負の電源電圧を調整している。
第一抵抗器５１、第二抵抗器５２、第三抵抗器５
３、第四抵抗器５４、第五抵抗器５５、第三トラ
ンジスタ３３、第四トランジスタ３４、第一ダイ
オード４３及び第二ダイオード４４から成る定電
流回路で、ツエナダイオード４１，４２に定電流
を流し、それらのツエナ電圧を一定に保つてい
る。
今、第一ツエナダイオード４１、第二ツエナダ
イオード４２のツエナ電圧をそれぞれV1，V2、
トランジスタ３１，３２のベース・エミツタ間電
圧をVBE、演算増幅器２１の入力電圧をVioと置く
と、演算増幅器２１の正及び負の電源端子にはそ
れぞれV+＝Vio＋（V1−VBE）、V-＝Vio−（V2−
VBE）の電圧が供給される。即ち、演算増幅器２
１の電源電圧は入力電圧に追従して変化するの
で、入力信号の振幅を演算増幅器単体の動作電圧
範囲よりも大きくとることができる。そして演算
増幅器２１として直流特性の優れたものを用いて
いるので同相信号除去比は問題とならない。
イオード４２のツエナ電圧をそれぞれV1，V2、
トランジスタ３１，３２のベース・エミツタ間電
圧をVBE、演算増幅器２１の入力電圧をVioと置く
と、演算増幅器２１の正及び負の電源端子にはそ
れぞれV+＝Vio＋（V1−VBE）、V-＝Vio−（V2−
VBE）の電圧が供給される。即ち、演算増幅器２
１の電源電圧は入力電圧に追従して変化するの
で、入力信号の振幅を演算増幅器単体の動作電圧
範囲よりも大きくとることができる。そして演算
増幅器２１として直流特性の優れたものを用いて
いるので同相信号除去比は問題とならない。
また第２図に示された従来の電圧フオロワ回路
と異なり、電源端子への帰還回路が構成されてい
ないので、発振を起こすことがなく、従つて演算
増幅器２１の帯域を制限する必要はない。更に第
２図の演算増幅回路では演算増幅器２１自身の出
力電圧からその電源電圧をブートストラツプして
いたので、回路全体のスルーレートを高くするた
めに演算増幅器２１自身のスルーレートを高くす
る必要があつた。しかし本考案の回路では高速バ
ツフア２２により演算増幅器２１の電源電圧が入
力電圧に追従して変化するので、演算増幅器２１
のスルーレートを高くする必要はない。以上の理
由により高速化することができる。
と異なり、電源端子への帰還回路が構成されてい
ないので、発振を起こすことがなく、従つて演算
増幅器２１の帯域を制限する必要はない。更に第
２図の演算増幅回路では演算増幅器２１自身の出
力電圧からその電源電圧をブートストラツプして
いたので、回路全体のスルーレートを高くするた
めに演算増幅器２１自身のスルーレートを高くす
る必要があつた。しかし本考案の回路では高速バ
ツフア２２により演算増幅器２１の電源電圧が入
力電圧に追従して変化するので、演算増幅器２１
のスルーレートを高くする必要はない。以上の理
由により高速化することができる。
高速バツフア２２は演算増幅器２１の電源変動
除去比が期待できるので、そのオフセツト電圧や
同相信号除去比はある程度犠牲にでき、動作電圧
範囲が広く高速応答できればよく、FETやトラ
ンジスタ等を用いた簡単な回路で構成できる。
除去比が期待できるので、そのオフセツト電圧や
同相信号除去比はある程度犠牲にでき、動作電圧
範囲が広く高速応答できればよく、FETやトラ
ンジスタ等を用いた簡単な回路で構成できる。
〈考案の効果〉
以上説明したようにこの考案によれば、演算増
幅器として直流特性の優れたものを用い、その電
源電圧は電源回路を通じて入力信号に追従して変
化させているので、同相信号除去比は問題となら
ず、演算増幅器単体の動作電圧範囲よりも広い範
囲で、高精度に動作させることができる。また電
源回路は入力信号を基準としており、演算増幅器
の出力側と電源端子との間に帰還回路が構成され
ない。従つて発振も問題とならないので高速に応
答できる。
幅器として直流特性の優れたものを用い、その電
源電圧は電源回路を通じて入力信号に追従して変
化させているので、同相信号除去比は問題となら
ず、演算増幅器単体の動作電圧範囲よりも広い範
囲で、高精度に動作させることができる。また電
源回路は入力信号を基準としており、演算増幅器
の出力側と電源端子との間に帰還回路が構成され
ない。従つて発振も問題とならないので高速に応
答できる。
第１図はこの考案による電圧フオロワ回路の一
実施例を示す回路図、第２図は従来の電圧フオロ
ワ回路の回路図である。 １１：入力端子、１２：出力端子、２１：演算
増幅器、２２：高速バツフア、３１：第一トラン
ジスタ、３２：第二トランジスタ、３３：第三ト
ランジスタ、３４：第四トランジスタ、４１：第
一ツエナダイオード、４２：第二ツエナダイオー
ド、４３：第一ダイオード、４４：第二ダイオー
ド、５１：第一抵抗器、５２：第二抵抗器、５
３：第三抵抗器、５４：第四抵抗器、５５：第五
抵抗器。
実施例を示す回路図、第２図は従来の電圧フオロ
ワ回路の回路図である。 １１：入力端子、１２：出力端子、２１：演算
増幅器、２２：高速バツフア、３１：第一トラン
ジスタ、３２：第二トランジスタ、３３：第三ト
ランジスタ、３４：第四トランジスタ、４１：第
一ツエナダイオード、４２：第二ツエナダイオー
ド、４３：第一ダイオード、４４：第二ダイオー
ド、５１：第一抵抗器、５２：第二抵抗器、５
３：第三抵抗器、５４：第四抵抗器、５５：第五
抵抗器。
Claims (1)
- 【実用新案登録請求の範囲】 Ａ 非反転入力端子が入力端子に接続され、反転
入力端子と出力端子が接続された演算増幅器
と、 Ｂ 上記入力端子の信号を、第１ツエナダイオー
ドと第２ツエナダイオードの接続点に供給する
高速バツフア増幅器と、 Ｃ 上記第１ツエナダイオードとトランジスタか
ら成り、上記演算増幅器の正電源端子に接続す
る第１電源回路と、 Ｄ 上記第２ツエナダイオードとトランジスタか
ら成り、上記演算増幅器の負電源端子に接続す
る第２電源回路と、 から成ることを特徴とする電圧フオロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10496784U JPS6121122U (ja) | 1984-07-11 | 1984-07-11 | 電圧フオロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10496784U JPS6121122U (ja) | 1984-07-11 | 1984-07-11 | 電圧フオロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6121122U JPS6121122U (ja) | 1986-02-07 |
| JPH0339928Y2 true JPH0339928Y2 (ja) | 1991-08-22 |
Family
ID=30664304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10496784U Granted JPS6121122U (ja) | 1984-07-11 | 1984-07-11 | 電圧フオロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6121122U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006345328A (ja) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | 多段増幅器 |
-
1984
- 1984-07-11 JP JP10496784U patent/JPS6121122U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6121122U (ja) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7068099B2 (en) | Power amplifier module with distortion compensation | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US5212457A (en) | Input buffer with reduced offset for operational amplifiers or the like | |
| JPH03123208A (ja) | 差動電流増幅回路 | |
| JPS585594B2 (ja) | 整流回路 | |
| JPH0344103A (ja) | 電圧／絶対値電流コンバータ回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPS6259926B2 (ja) | ||
| JPS60261209A (ja) | Ｉｃ化安定抵抗回路 | |
| JPH0438568Y2 (ja) | ||
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0336096Y2 (ja) | ||
| JPH10209759A (ja) | ２重平衡ミクサー回路 | |
| JPS61105628A (ja) | クランプ回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPS6223136Y2 (ja) | ||
| JPH0474007A (ja) | バッファ増幅器 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPS62104311A (ja) | スイツチ回路 | |
| JPH0335845B2 (ja) | ||
| JPH04145711A (ja) | 差動増幅回路 | |
| JPS62111508A (ja) | 演算増幅器 |