JPH02235347A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH02235347A JPH02235347A JP1056641A JP5664189A JPH02235347A JP H02235347 A JPH02235347 A JP H02235347A JP 1056641 A JP1056641 A JP 1056641A JP 5664189 A JP5664189 A JP 5664189A JP H02235347 A JPH02235347 A JP H02235347A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- forming
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｈ ＥＭＴ （ｌｌｉｇｈ Ｅｌｅｃｔｒｏ
ｎ ＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ ）におけ
る半導体装置及びその製造方法に関するものである。
ｎ ＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ ）におけ
る半導体装置及びその製造方法に関するものである。
第４図（ａ） 〜（ｄ）は従来のＨＥＭＴの製造方法を
示す断面図である． まず、同図（ａ）に示すように半絶縁ＧａＡｓ基板４１
上にアンドーブＧａＡｓ膜４２、ｎ−ＡＩＧａＡｓ膜４
３、ｎ−ＧａＡｓ膜４７を順次ＭＢＥ法又はＭＯＣＶＤ
法により形成する。
示す断面図である． まず、同図（ａ）に示すように半絶縁ＧａＡｓ基板４１
上にアンドーブＧａＡｓ膜４２、ｎ−ＡＩＧａＡｓ膜４
３、ｎ−ＧａＡｓ膜４７を順次ＭＢＥ法又はＭＯＣＶＤ
法により形成する。
次に、通常のホトレジスト技術を用いてバターニングを
行ないエンチングにより所定の深さまでｎ−Ｇａｆｉ．
ｓ膜４７をエッチングし、ゲートにあたる溝を形成する
（同図（ｂ））． そして、この溝の部分をレジストで覆い蒸着等によりオ
ーミック電極（ＡｕＧｅ／Ｎ ｉ／Ａｕ）４８を形成す
る。その後、リフトオフ法によりレジストを除去する（
同図（Ｃ））。
行ないエンチングにより所定の深さまでｎ−Ｇａｆｉ．
ｓ膜４７をエッチングし、ゲートにあたる溝を形成する
（同図（ｂ））． そして、この溝の部分をレジストで覆い蒸着等によりオ
ーミック電極（ＡｕＧｅ／Ｎ ｉ／Ａｕ）４８を形成す
る。その後、リフトオフ法によりレジストを除去する（
同図（Ｃ））。
次に、ｎ−ＧａＡｓ層４７とオーミック電極４８のコン
タクトをとるためにアニールを行なう。
タクトをとるためにアニールを行なう。
その後、オーミソク電極４８部分をレジストで覆いゲー
ト部分にショットキー電極（Ａｌ）４５を形成する（同
図（ｄ））。
ト部分にショットキー電極（Ａｌ）４５を形成する（同
図（ｄ））。
従来のＨＥＭＴは上記のように構成されていたので、電
極４８．４５におけるオーミック電極とショットキー電
極とをそれぞれ形成しなければならないという欠点があ
った． また、ＨＥＭＴにおけるゲート長は、レジストのパター
ニング技術によるところが大きく微細化が゜難しいとい
う欠点があった。
極４８．４５におけるオーミック電極とショットキー電
極とをそれぞれ形成しなければならないという欠点があ
った． また、ＨＥＭＴにおけるゲート長は、レジストのパター
ニング技術によるところが大きく微細化が゜難しいとい
う欠点があった。
さらに、第４図では省略したが、ＨＥＭＴ内部のシリー
ズ抵抗を下げるためチャネルサイド（電極４８の下層部
）にイオン注入する必要があり、製造工程が複雑になる
という欠点があった。
ズ抵抗を下げるためチャネルサイド（電極４８の下層部
）にイオン注入する必要があり、製造工程が複雑になる
という欠点があった。
本発明は上記のような欠点を解消するためになされたも
ので、製造工程を簡略化し微細なゲートを精度良く形成
することができる半導体装置及びその製造方法を得るこ
とを目的としている。
ので、製造工程を簡略化し微細なゲートを精度良く形成
することができる半導体装置及びその製造方法を得るこ
とを目的としている。
本発明に係る第１の請求項にあたる半導体装置は、主面
上に逆メサ状の凸部を有する半絶縁性基板と、この半絶
縁性基板の主面上に形成した第１の化合物半導体層と、
この第１の化合物半導体層の上層に形成された第２の化
合物半導体層と、逆メサ状の凸部上面を含む第２の化合
物半導体層の上層に形成された第３の化合物半導体層と
、この第３の化合物半導体層の上層に形成され断面が前
記逆メサ状の凸部上面を底辺とした台形を形成する第４
の化合物半導体層と、この第４の化合物半導体層を除く
第３の化合物半導体層の上層に形成された第５の化合物
半導体層と、この第５の化合物半導体層と第４の化合物
半導体層との上層に形成された電極とを備えている． また、この半導体装置の製造方法は、半絶縁性基板に逆
メサ状の凸部を形成する工程と、この半絶縁性基板上に
第１の化合物半導体層を形成すると共に逆メサ状の凸部
上面に一部の第３の化合物半導体層を形成する工程と、
第１の化合物半導体層の上層に第２の化合物半導体層を
形成すると共に一部の第３の化合物半導体層の上層に第
４の化合物半導体層を形成する工程と、第２の化合物半
導体層の上層に第３の化合物半導体層を形成すると共に
断面が逆メサ状の凸部上面を底辺とした三角形を成す第
３及び第４の化合物半導体層からなる積層膜を形成する
工程と、第３の化合物半導体層の上層に第５の化合物半
導体層を形成する工程と、逆メサ状の凸部上面に形成さ
れた第３の化合物半導体層をエソチングして下層の第４
の化合物半導体層を露出する工程と、この露出した第４
の化合物半導体層と第４の化合物半導体層との上層に電
極を形成する工程とを有している。
上に逆メサ状の凸部を有する半絶縁性基板と、この半絶
縁性基板の主面上に形成した第１の化合物半導体層と、
この第１の化合物半導体層の上層に形成された第２の化
合物半導体層と、逆メサ状の凸部上面を含む第２の化合
物半導体層の上層に形成された第３の化合物半導体層と
、この第３の化合物半導体層の上層に形成され断面が前
記逆メサ状の凸部上面を底辺とした台形を形成する第４
の化合物半導体層と、この第４の化合物半導体層を除く
第３の化合物半導体層の上層に形成された第５の化合物
半導体層と、この第５の化合物半導体層と第４の化合物
半導体層との上層に形成された電極とを備えている． また、この半導体装置の製造方法は、半絶縁性基板に逆
メサ状の凸部を形成する工程と、この半絶縁性基板上に
第１の化合物半導体層を形成すると共に逆メサ状の凸部
上面に一部の第３の化合物半導体層を形成する工程と、
第１の化合物半導体層の上層に第２の化合物半導体層を
形成すると共に一部の第３の化合物半導体層の上層に第
４の化合物半導体層を形成する工程と、第２の化合物半
導体層の上層に第３の化合物半導体層を形成すると共に
断面が逆メサ状の凸部上面を底辺とした三角形を成す第
３及び第４の化合物半導体層からなる積層膜を形成する
工程と、第３の化合物半導体層の上層に第５の化合物半
導体層を形成する工程と、逆メサ状の凸部上面に形成さ
れた第３の化合物半導体層をエソチングして下層の第４
の化合物半導体層を露出する工程と、この露出した第４
の化合物半導体層と第４の化合物半導体層との上層に電
極を形成する工程とを有している。
また、本発明に係る第３の請求項にあたる半導体装置は
、主面上に逆メサ状の凸部を有する半絶縁性基板と、こ
の半絶縁性基板の主面上に形成した第１の化合物半導体
層と、この第１の化合物半導体層の上層に形成された第
２の化合物半導体層と、逆メサ状の凸部上面に断面が台
形に形成された第３の化合物半導体層と、第２の化合物
半導体層の上層に形成された第５の化合物半導体層と、
この第３の化合物半導体層の上層に形成されその断面が
逆メサ状の凸部上面を底辺とした台形を形成する第４の
化合物半導体層と、この第４の化合物半導体層を除く第
５の化合物半導体層の上層に形成された第６の化合物半
導体層と、この第６の化合物半導体層と第４の化合物半
導体層との上層に形成された電極とを備えている． また、この半導体装置の製造方法は、半絶縁性基板に逆
メサ状の凸部を形成する工程と、この半絶縁性基板上に
第１の化合物半導体層を形成すると共に逆メサ状の凸部
上面に第３の化合物半導体層を形成する工程と、第１の
化合物半導体層の上層に第２の化合物半導体層を形成す
ると共に第３の化合物半導体層の上層に第４ガ化合物半
導体層を形成する工程と、第２の化合物半導体層の上層
に第５の化合物半導体層を形成する工程と共に断面が逆
メサ状の凸部上面を底辺とした三角形を成す第３，第４
及び第５の化合物半導体層からなる積層膜を形成する工
程と、第５の化合物半導体層の上層に第６の化合物半導
体層を形成する工程と、逆メサ状の凸部上面に形成され
た第５の化合物半導体層のみをエッチングして下層の第
４の化合物半導体層を露出する工程と、この露出した第
４の化合物半導体層と第６の化合物半導体層との上層に
電極を形成する工程とを有している。
、主面上に逆メサ状の凸部を有する半絶縁性基板と、こ
の半絶縁性基板の主面上に形成した第１の化合物半導体
層と、この第１の化合物半導体層の上層に形成された第
２の化合物半導体層と、逆メサ状の凸部上面に断面が台
形に形成された第３の化合物半導体層と、第２の化合物
半導体層の上層に形成された第５の化合物半導体層と、
この第３の化合物半導体層の上層に形成されその断面が
逆メサ状の凸部上面を底辺とした台形を形成する第４の
化合物半導体層と、この第４の化合物半導体層を除く第
５の化合物半導体層の上層に形成された第６の化合物半
導体層と、この第６の化合物半導体層と第４の化合物半
導体層との上層に形成された電極とを備えている． また、この半導体装置の製造方法は、半絶縁性基板に逆
メサ状の凸部を形成する工程と、この半絶縁性基板上に
第１の化合物半導体層を形成すると共に逆メサ状の凸部
上面に第３の化合物半導体層を形成する工程と、第１の
化合物半導体層の上層に第２の化合物半導体層を形成す
ると共に第３の化合物半導体層の上層に第４ガ化合物半
導体層を形成する工程と、第２の化合物半導体層の上層
に第５の化合物半導体層を形成する工程と共に断面が逆
メサ状の凸部上面を底辺とした三角形を成す第３，第４
及び第５の化合物半導体層からなる積層膜を形成する工
程と、第５の化合物半導体層の上層に第６の化合物半導
体層を形成する工程と、逆メサ状の凸部上面に形成され
た第５の化合物半導体層のみをエッチングして下層の第
４の化合物半導体層を露出する工程と、この露出した第
４の化合物半導体層と第６の化合物半導体層との上層に
電極を形成する工程とを有している。
逆メサ状の凸部上面に形成した積層膜を用いてコンタク
ト層及びゲート電極を形成する。
ト層及びゲート電極を形成する。
また、チャンネルサイドを不純物層濃度の高い領域で形
成する。
成する。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明に係る第１の実施例を示
すＨＥＭＴの製造方法を示す断面図である。
すＨＥＭＴの製造方法を示す断面図である。
以下、図に従って説明する。
まず、同図（ａ）に示すように、半絶縁ＧａＡＳ基板ｌ
上に通常のホトレジスト技術を用いて（０１１）方向に
ストライプを形成する。そして、所定の深さだけエッチ
ングし、逆メサ部１ａを形成する。
上に通常のホトレジスト技術を用いて（０１１）方向に
ストライプを形成する。そして、所定の深さだけエッチ
ングし、逆メサ部１ａを形成する。
次に、同図（ｂ）に示すように、ＭＯＣＶＤ法を用いて
第１の化合物半導体層にあたるアンドーブＧａＡｓ層２
ａ 、第２の化合物半導体層にあたるｎ−ＡｌＧａＡ
ｓ層３及び第３の化合物半導体層にあたるアントーブＧ
ａＡｓ層２ｂを順次成長する。ここで、逆メサ部１ａ上
には後述するような断面が三角形を有する積層膜が形成
される。なお、逆メサ部ｌａ上のｎ ＡｊｉＧａＡｓ
層３は第４の化合物半導体層にあたる。
第１の化合物半導体層にあたるアンドーブＧａＡｓ層２
ａ 、第２の化合物半導体層にあたるｎ−ＡｌＧａＡ
ｓ層３及び第３の化合物半導体層にあたるアントーブＧ
ａＡｓ層２ｂを順次成長する。ここで、逆メサ部１ａ上
には後述するような断面が三角形を有する積層膜が形成
される。なお、逆メサ部ｌａ上のｎ ＡｊｉＧａＡｓ
層３は第４の化合物半導体層にあたる。
次に、第５の化合物半導体層にあたるｎ−ＧａＩｎＡｓ
層４を成長する（同図（Ｃ））。このととき、逆メサ部
ｌａ上のアンドープＧａＡｓ層２ａの高さと半絶縁性Ｇ
ａＡｓ基板ｌ上のアンドープＧａＡｓ層２ｂの高さを同
じにする必要がある．次に、アンモニア系のエッチング
液で断面が三角形に形成された逆メサ部ｌａ上のアンド
ープＧａＡｓ層２ｂを除去する（同図（ｄ））。
層４を成長する（同図（Ｃ））。このととき、逆メサ部
ｌａ上のアンドープＧａＡｓ層２ａの高さと半絶縁性Ｇ
ａＡｓ基板ｌ上のアンドープＧａＡｓ層２ｂの高さを同
じにする必要がある．次に、アンモニア系のエッチング
液で断面が三角形に形成された逆メサ部ｌａ上のアンド
ープＧａＡｓ層２ｂを除去する（同図（ｄ））。
次に、アルミニウム（，ｌ）電掻５を基板全面に蒸着す
る（同図（ｅ））。このとき、ｎ−Ａ７！ＧａＡｓ層３
（第４の化合物半導体Ｎ）上のアルミニウム電極５はシ
ョソトキー電極（ゲート電極）となる。一方、ｎ−Ｇａ
ＩｎＡｓ４上のアルミニウム電極５はオーミソク電極と
なりソース電極及びドレイン電極となる。また、ゲート
ソース及びドレイン間の電極の分離は、逆メサ状に形
成されたｎ−Ｇａ ＩｎＡｓ層４によってアルミニウム
電極５を所望の厚さにすることにより行なわれる。
る（同図（ｅ））。このとき、ｎ−Ａ７！ＧａＡｓ層３
（第４の化合物半導体Ｎ）上のアルミニウム電極５はシ
ョソトキー電極（ゲート電極）となる。一方、ｎ−Ｇａ
ＩｎＡｓ４上のアルミニウム電極５はオーミソク電極と
なりソース電極及びドレイン電極となる。また、ゲート
ソース及びドレイン間の電極の分離は、逆メサ状に形
成されたｎ−Ｇａ ＩｎＡｓ層４によってアルミニウム
電極５を所望の厚さにすることにより行なわれる。
次に、第３図は第１図（Ｃ）における逆メサ部１ａ上の
選択成長部分を示す断面図である。ここで、形状が三角
形である選択成長の底辺の角度θは約５４゜となる。従
って、逆メサ部１ａの幅ｍと高さｄとを決定することに
より、一意的に長さｌ （ゲート長）が決定する。例え
ば、幅ｍ＝１．０μｍ、高さａ＝０．５４μｍとすると
長さｚ＝０．２ μｍとなり、精度良くゲートを形成す
ることが可能となる。
選択成長部分を示す断面図である。ここで、形状が三角
形である選択成長の底辺の角度θは約５４゜となる。従
って、逆メサ部１ａの幅ｍと高さｄとを決定することに
より、一意的に長さｌ （ゲート長）が決定する。例え
ば、幅ｍ＝１．０μｍ、高さａ＝０．５４μｍとすると
長さｚ＝０．２ μｍとなり、精度良くゲートを形成す
ることが可能となる。
また、第２図は本発明に係る第２の実施例を示す断面図
である。ここでは、第１図（ｄ）に対応した電極形成前
の断面図を示している。
である。ここでは、第１図（ｄ）に対応した電極形成前
の断面図を示している。
図において、ｌは半絶縁ＧａＡｓ基板、２ａは第１の化
合物半導体層にあたるアンドープＧａＡＳ層、２ｂは第
３の化合物半導体層にあたるアンドーブＧａＡｓ層、３
ａは第２の化合物半導体層にあたるｎ−ＡＩＧａＡｓ層
、３ｂは第４の化合物半導体層にあたるｎ−Ａ／ＧａＡ
ｓ層、４は第６の化合物半導体層にあたるｎ−１ｎＧａ
Ａｓ層、６は第５の化合物半導体層にあたるｎ−ＧａＡ
ｓ層である。
合物半導体層にあたるアンドープＧａＡＳ層、２ｂは第
３の化合物半導体層にあたるアンドーブＧａＡｓ層、３
ａは第２の化合物半導体層にあたるｎ−ＡＩＧａＡｓ層
、３ｂは第４の化合物半導体層にあたるｎ−Ａ／ＧａＡ
ｓ層、４は第６の化合物半導体層にあたるｎ−１ｎＧａ
Ａｓ層、６は第５の化合物半導体層にあたるｎ−ＧａＡ
ｓ層である。
第１の実施例との違いは、第３の化合物半導体層にあた
るアンドープＧａＡｓ層２を第５の化合物半導体層にあ
たるｎ−ＧａＡｓ層６にすることにより、ＨＥＭＴのシ
リーズ抵抗を下げたことである。これにより、従来のよ
うにイオン注入等により低抵抗化を行なう必要がない。
るアンドープＧａＡｓ層２を第５の化合物半導体層にあ
たるｎ−ＧａＡｓ層６にすることにより、ＨＥＭＴのシ
リーズ抵抗を下げたことである。これにより、従来のよ
うにイオン注入等により低抵抗化を行なう必要がない。
このように本実施例における半導体装置及びその製造方
法は、逆メサ基板による選択成長を用いてコンタクト層
及びゲート電極を形成したので、製造工程が簡略化され
、微細なゲートが得ることができる。
法は、逆メサ基板による選択成長を用いてコンタクト層
及びゲート電極を形成したので、製造工程が簡略化され
、微細なゲートが得ることができる。
また、アンドープＧａＡｓ層２をｎ−ＧａＡｓ層６にす
ることによりシリーズ抵抗を低減することができる。
ることによりシリーズ抵抗を低減することができる。
以上説明したように本発明は、逆メサ状の凸部上面に断
面が三角形を形成する積層膜を用いてゲート電極を形成
することができるので、オーミック電極（ソース，ドレ
イン）とショットキー電極（ゲート）とを同時に形成す
ることができる。
面が三角形を形成する積層膜を用いてゲート電極を形成
することができるので、オーミック電極（ソース，ドレ
イン）とショットキー電極（ゲート）とを同時に形成す
ることができる。
また、ゲート長は逆メサ伏の凸部上面の幅により、一意
的に決定することができるので、微細なゲートを形成す
ることができる。
的に決定することができるので、微細なゲートを形成す
ることができる。
さらに、チャンネルサイド（第５の化合物半導体層）を
不純物濃度の高い領域にすることにより、シリーズ抵抗
を低減することができるなど優れた効果を有する。
不純物濃度の高い領域にすることにより、シリーズ抵抗
を低減することができるなど優れた効果を有する。
第１図（ａ）〜（ｅ）は本発明に係る第１の実施例を示
すＨＥＭＴの製造方法を示す断面図、第２図は本発明に
係る第２の実施例を示す断面図、第３図は第１図（Ｃ）
における逆メサ部ｌａ上の選択成長部分を示す断面図、
第４図（ａ）〜（ｄ）は従来のＨＥＭＴの製造方法を示
す断面図である．１・・・半絶縁ＧａＡｓ基板、１ａ・
・・逆メサ部、’ｌａ，’ｌｂ−＝アンドープＧａＡＳ
層、３ ・−−ｎ−Ａｊ！ＧａＡｓ層、４・・−ｎ−Ｉ
ｎＧａＡｓ層、５・・・アルミニウム電極、６・・ｎ−
ＧａＡｓ層。 第 図 （゛旬２） ５； アルミシウム盾不を （くのｌ） ｎ − Ｉｎ ＧａＡｓ／９’ 一一一一一ｍ 一一 第 図 Ｃ”ｔｆ）ｒ）
すＨＥＭＴの製造方法を示す断面図、第２図は本発明に
係る第２の実施例を示す断面図、第３図は第１図（Ｃ）
における逆メサ部ｌａ上の選択成長部分を示す断面図、
第４図（ａ）〜（ｄ）は従来のＨＥＭＴの製造方法を示
す断面図である．１・・・半絶縁ＧａＡｓ基板、１ａ・
・・逆メサ部、’ｌａ，’ｌｂ−＝アンドープＧａＡＳ
層、３ ・−−ｎ−Ａｊ！ＧａＡｓ層、４・・−ｎ−Ｉ
ｎＧａＡｓ層、５・・・アルミニウム電極、６・・ｎ−
ＧａＡｓ層。 第 図 （゛旬２） ５； アルミシウム盾不を （くのｌ） ｎ − Ｉｎ ＧａＡｓ／９’ 一一一一一ｍ 一一 第 図 Ｃ”ｔｆ）ｒ）
Claims (4)
- （１）主面上に逆メサ状の凸部を有する半絶縁性基板と
、 この半絶縁性基板の主面上に形成した第１の化合物半導
体層と、 この第１の化合物半導体層の上層に形成された第２の化
合物半導体層と、 前記逆メサ状の凸部上面を含む前記第２の化合物半導体
層の上層に形成された第３の化合物半導体層と、 この第３の化合物半導体層の上層に形成され、断面が前
記逆メサ状の凸部上面を底辺とした台形を形成する第４
の化合物半導体層と、 この第４の化合物半導体層を除く前記第３の化合物半導
体層の上層に形成された第５の化合物半導体層と、 この第５の化合物半導体層と前記第４の化合物半導体層
との上層に形成された電極とを備えたことを特徴とする
半導体装置。 - （２）半絶縁性基板に逆メサ状の凸部を形成する工程と
、 この半絶縁性基板上に第１の化合物半導体層を形成する
と共に前記逆メサ状の凸部上面に一部の第３の化合物半
導体層を形成する工程と、 前記第１の化合物半導体層の上層に第２の化合物半導体
層を形成すると共に前記一部の第３の化合物半導体層の
上層に第４の化合物半導体層を形成する工程と、 前記第２の化合物半導体層の上層に第３の化合物半導体
層を形成すると共に、断面が前記逆メサ状の凸部上面を
底辺とした三角形を成す前記第３及び第４の化合物半導
体層からなる積層膜を形成する工程と、 前記第３の化合物半導体層の上層に第５の化合物半導体
層を形成する工程と、 前記逆メサ状の凸部上面に形成された前記第３の化合物
半導体層をエッチングして下層の前記第４の化合物半導
体層を露出する工程と、 この露出した前記第４の化合物半導体層と前記第４の化
合物半導体層との上層に電極を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。 - （３）主面上に逆メサ状の凸部を有する半絶縁性基板と
、 この半絶縁性基板の主面上に形成した第１の化合物半導
体層と、 この第１の化合物半導体層の上層に形成された第２の化
合物半導体層と、 前記逆メサ状の凸部上面に断面が台形状形成された第３
の化合物半導体層と、 前記第２の化合物半導体層の上層に形成された第５の化
合物半導体層と、 この第３の化合物半導体層の上層に形成され、その断面
が前記逆メサ状の凸部上面を底辺とした台形を形成する
第４の化合物半導体層と、 この第４の化合物半導体層を除く前記第５の化合物半導
体層の上層に形成された第６の化合物半導体層と、 この第６の化合物半導体層と前記第４の化合物半導体層
との上層に形成された電極とを備えたことを特徴とする
半導体装置。 - （４）半絶縁性基板に逆メサ状の凸部を形成する工程と
、 この半絶縁性基板上に第１の化合物半導体層を形成する
と共に前記逆メサ状の凸部上面に第３の化合物半導体層
を形成する工程と、 前記第１の化合物半導体層の上層に、第２の化合物半導
体層を形成すると共に前記第３の化合物半導体層の上層
に第４の化合物半導体層を形成する工程と、 前記第２の化合物半導体層の上層に第５の化合物半導体
層を形成する工程と共に、断面が前記逆メサ状の凸部上
面を底辺とした三角形を成す前記第３、第４及び第５の
化合物半導体層からなる積層膜を形成する工程と、 前記第５の化合物半導体層の上層に第６の化合物半導体
層を形成する工程と、 前記逆メサ状の凸部上面に形成された前記第５の化合物
半導体層のみをエッチングして下層の前記第４の化合物
半導体層を露出する工程と、この露出した前記第４の化
合物半導体層と前記第６の化合物半導体層との上層に電
極を形成する工程とを有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056641A JPH02235347A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056641A JPH02235347A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235347A true JPH02235347A (ja) | 1990-09-18 |
Family
ID=13032966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056641A Pending JPH02235347A (ja) | 1989-03-08 | 1989-03-08 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148672A (ja) * | 1994-11-17 | 1996-06-07 | Nec Corp | へテロ接合型電界効果トランジスタおよびその製造方法 |
-
1989
- 1989-03-08 JP JP1056641A patent/JPH02235347A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148672A (ja) * | 1994-11-17 | 1996-06-07 | Nec Corp | へテロ接合型電界効果トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| US5483089A (en) | Electrically isolated MESFET | |
| JPH0575139A (ja) | 半導体装置及びその製造方法 | |
| JPS6122873B2 (ja) | ||
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08274118A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH01260861A (ja) | 電界効果トランジスタ | |
| JPH06196683A (ja) | ショットキバリアダイオードおよび半導体集積回路装置 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS5935188B2 (ja) | シヨツトキバリア・ダイオ−ドの製法 | |
| JPS6321877A (ja) | 半導体素子の製造方法 | |
| JPS58142581A (ja) | ショットキ−バリアゲート形電界効果トランジスタの製造方法 | |
| KR100279250B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JPS6161549B2 (ja) | ||
| JPS62274675A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61121367A (ja) | 半導体装置の製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPH02262342A (ja) | 半導体装置の製造方法 | |
| JPH07254618A (ja) | 半導体素子およびその製造方法 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH02156544A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS6156462A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0294642A (ja) | 電界効果トランジスタ | |
| JPH03110854A (ja) | 半導体装置の製造方法 |