JPH02235410A - 発振回路 - Google Patents

発振回路

Info

Publication number
JPH02235410A
JPH02235410A JP1057103A JP5710389A JPH02235410A JP H02235410 A JPH02235410 A JP H02235410A JP 1057103 A JP1057103 A JP 1057103A JP 5710389 A JP5710389 A JP 5710389A JP H02235410 A JPH02235410 A JP H02235410A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
frequency
oscillation circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1057103A
Other languages
English (en)
Inventor
Hiroyuki Suzuki
鈴木 廣之
Yukihisa Ogata
小形 幸久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1057103A priority Critical patent/JPH02235410A/ja
Publication of JPH02235410A publication Critical patent/JPH02235410A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に関し、特に2つの発振回路
を有する半導体集積回路に関する。
〔従来の技術〕
従来この種の回路で、特定用途向けの第2発振器の自動
調整する回路は付加されてなかったため、外部より発振
波形を観測することにより、周波数の調整を行なってい
た。
〔発明が解決しようとする課題〕
上述した従来の発振回路は、該第2発振器の発振周波数
調整のための周波数測定回路が外部に必要であり、また
調整のための時間がかかるという欠点がある。
〔課題を解決するための手段〕
本発明の発振回路は、第1の発振回路,第2の発振回路
,カウンタ,可変容量及び制御回路を有し、第1発振回
路の発振周波数を基本周波数とし、第2発振回路の周波
数の計測,調整を行なう。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
水晶発振子lは発振源、可変容Jl2は水晶発振子1の
発振調整用コンデンサ、第1発振回路3は基本周波数発
振回路、ゲートパルス発生回路4はカウンタの入力時間
を制御するゲートパルスを発生する回路、カウンタ5は
ゲートパルス発生回路4の発生するパルスに従い入力の
周波数を計測するカウンタ、制御回路6はカウンタ5の
出力に従い、セレクタ8の制御を行なう制御回路、ラダ
ー抵抗7は電源電位と接地電位の間の任意の中間電位を
発生する回路、セレクタ8はラダー抵抗7で発生させた
中間電位のうちのひとつを制御回路6の出力に従って第
2発振回路9に供給するセレクタ、第2発振回路9は特
定用途用発振回路、可変容量ダイオード(以下バリキャ
ップ)10は第2発振回路調整用コンデンサである。
まず、可変容量2を調整して、水晶発振子1の出力の制
御を行ない、基本周波数出力とする。
次に前述の基本周波数を利用し、ゲートパルス発生回路
4で、カウンタ5の入力時間の制御用パルスを発生させ
、カウンタ5にて第2発振器9からの出力の周波数を測
定する。この測定結果に従い、制御回路6で制御信号を
発生する。セレクタ8ではこの制御信号に従い、ラダー
抵抗7で発生した電位のうち適当なものを選択し第2発
振器9に入力する。この入力は第2の発振器9中のバリ
キャップ10の容量を変化させ、第2発振器の出力周波
数の微調整を行なう。
第2図は本発明の他の実施例のブロック図である。第1
セレクタ14はカウンタ15への入力を切り換えるセレ
クタ、CPU17は全体の制御を行ナウマイクロコンピ
ュータ、第3セレクタ20は外部へ中間電位を出力する
セレクタ。
この実施例では、ゲートパルスの発生、カウンタ15の
ビット数の制御等をCPU17で行なうため、第2発振
回路21の外部回路部23の回路定数を変化させ、出力
周波数を変化させる際内部ブロックの回路を変更するこ
となく最適精度の調整をプログラムで行なうことができ
るという利点がある。
また、第2発振回路2lの調整に用いるカウンタ15,
ゲートパルス発生回路16,ラダー抵抗は不要となるが
、本実施例では、カウンタ15の信号入力,ラダー抵抗
の出力にそれぞれセレクタ14.20を付加し、かつ、
それらをCPU17により制御を行なうことによって、
カウンタ15とゲートパルス発生回路16を周波数カウ
ンタ,ラダー抵抗18をD/Aフンバータとして利用で
きるという利点をもつ。
〔発明の効果〕
以上説明したように本発明は、2つの発振回路のうち一
方を基本周波数としてもう一方の発振回路の出力周波数
の計測を行ない、その結果をD/A変換して可変容量ダ
イオードに供給することにより、後者の発振回路の出力
周波数の調整を自動的に行なえるという効果がある。
可変容量ダイオード17・・・・・・CPU,23・・
・・・・第2発振回路外部回路部。

Claims (1)

    【特許請求の範囲】
  1. 第1及び第2の発振回路と、該第1の発振回路の出力信
    号を基に計数開始、停止が制御され該第2の発振回路の
    出力信号を計数する計数回路と、該回路の計数値によっ
    て該第2の発振回路の出力周波数を調整する制御回路と
    を有する事を特徴とする発振回路。
JP1057103A 1989-03-08 1989-03-08 発振回路 Pending JPH02235410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1057103A JPH02235410A (ja) 1989-03-08 1989-03-08 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1057103A JPH02235410A (ja) 1989-03-08 1989-03-08 発振回路

Publications (1)

Publication Number Publication Date
JPH02235410A true JPH02235410A (ja) 1990-09-18

Family

ID=13046176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1057103A Pending JPH02235410A (ja) 1989-03-08 1989-03-08 発振回路

Country Status (1)

Country Link
JP (1) JPH02235410A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04160924A (ja) * 1990-10-25 1992-06-04 Nec Ic Microcomput Syst Ltd 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04160924A (ja) * 1990-10-25 1992-06-04 Nec Ic Microcomput Syst Ltd 半導体集積回路

Similar Documents

Publication Publication Date Title
US4835491A (en) Clock signal generation
US4710653A (en) Edge detector circuit and oscillator using same
US6084441A (en) Apparatus for and method of processing data
JPH0496505A (ja) Cr発振器及びその発信周波数調整方法
US4148184A (en) Electronic timepiece utilizing main oscillator circuit and secondary oscillator circuit
US4301422A (en) Frequency synthesizer
JPH02235410A (ja) 発振回路
JPH0483413A (ja) 発振回路及び集積回路
JPH0464431B2 (ja)
JP2742642B2 (ja) 発振同期型周波数等変化測定法及びその装置
JPS5816364B2 (ja) 時間標準器
JPH04196813A (ja) 遅延回路
JP2577931B2 (ja) パルス幅計測方法
JPS5486256A (en) Frequency control circuit
JPS6221047Y2 (ja)
JPH0322611A (ja) パルス発生回路
JP3235006B2 (ja) 発振用集積回路
JPH0441634Y2 (ja)
JPS6259877A (ja) 可変周期パルス信号発生装置
SU332476A1 (ru) Преобразователь напряжение—часто
JPS63312704A (ja) ディジタル温度補償水晶発振器
JPH076533Y2 (ja) 周波数カウンタ
JPS5818357Y2 (ja) 自動発振周波数調整装置
SU437976A1 (ru) Устройство дл измерени величины относительного превышени средней частоты импульсов
SU847497A1 (ru) Управл емый генератор импульсов