JPH02235414A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH02235414A JPH02235414A JP1054939A JP5493989A JPH02235414A JP H02235414 A JPH02235414 A JP H02235414A JP 1054939 A JP1054939 A JP 1054939A JP 5493989 A JP5493989 A JP 5493989A JP H02235414 A JPH02235414 A JP H02235414A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- base
- trs
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この考案は乗算回路を用いたミキサ回路に関し、特に同
一の局部発振周波数により、、複数種類の信号周波数を
同時に周波数変換するミキサ回路に関するものである。
一の局部発振周波数により、、複数種類の信号周波数を
同時に周波数変換するミキサ回路に関するものである。
［従来の．技術］
ミキサ．回路には一般に乗算回路が使用される。
ｓ ｉ ｎ２ｘｆｔＸｓ ｉ ｎ２πｇｔで表される積
の中には周波数成分（ｆ−ｇ）および（ｆ＋ｇ）が含ま
れることはよく知られており、この原理を応用して、・
乗算回路を用いたミキサ回路が構成される． 第３図はｐｎ接合電圧の対数特性を用いたマルチプライ
ア回路の構成を示す接続図であり、図において１．２は
出力電流端子、３，４は第１の信号（ｆ （ｔ）で表す
、ｔは時間である）の入力端子、５．６は第２の信号（
ｇ（ｔ）で表す）の入力端子、Ｑ１，Ｑ２．Ｑ３，Ｑ４
．Ｑ９，Ｑ１０はそれぞれｎｐｎトランジスタ、Ｒ１は
抵抗、■は電流■を流す定電流回路である。
の中には周波数成分（ｆ−ｇ）および（ｆ＋ｇ）が含ま
れることはよく知られており、この原理を応用して、・
乗算回路を用いたミキサ回路が構成される． 第３図はｐｎ接合電圧の対数特性を用いたマルチプライ
ア回路の構成を示す接続図であり、図において１．２は
出力電流端子、３，４は第１の信号（ｆ （ｔ）で表す
、ｔは時間である）の入力端子、５．６は第２の信号（
ｇ（ｔ）で表す）の入力端子、Ｑ１，Ｑ２．Ｑ３，Ｑ４
．Ｑ９，Ｑ１０はそれぞれｎｐｎトランジスタ、Ｒ１は
抵抗、■は電流■を流す定電流回路である。
Ｑｌ，Ｑ２により第１の差動増幅器を、Ｑ３，Ｑ４によ
り第２の差動増幅器を、Ｑ９，Ｑ１０により第３の差動
増幅器を構成している．またｉ１，ｉ２．ｉ３．ｉ４，
ｉ９，ｉｌｏはそれぞれ図示の回路を流れる電流である
。（１１）一ト （ｉ２）＝（ｉ９）． （ｉ
３）＋（ｉ４）＝（ｉ１０），（ｉ９）＋（ｉｌｏ）−
２Ｉであるが、変化分だけを考えると（ｉ２１＝ −（
ｉｌｌ，（ｉ４−） ＝ − （ｉ３１ ， （ ｉ
１０） ＝〜｛１９｝である． さらに、これらの変化分は信号ｆ（ｔ），ｇ（ｔ）によ
る制御のための変化であって、制御電圧に対する制御電
流の変化を直線的であるとずれば、（ｉｌ）＝（ｇｍｌ
） ・ｆ （ｔ）／２・・− （１）である．ここにｇ
ｍｌはＱ１のベース電圧エミッタ電流間の相互コンダク
タンスである。またこのｇｍｌはベース電流に比例する
値として表され、（ｉｌ）＝（ｉ９＞ｆ （ｔ）／４（
ＶＴ）と置くことができる。但し、（ＶＴ）はｎｐｎト
ランジスタのベース・エミッタ間ｐｎ接合の特性により
定められる。
り第２の差動増幅器を、Ｑ９，Ｑ１０により第３の差動
増幅器を構成している．またｉ１，ｉ２．ｉ３．ｉ４，
ｉ９，ｉｌｏはそれぞれ図示の回路を流れる電流である
。（１１）一ト （ｉ２）＝（ｉ９）． （ｉ
３）＋（ｉ４）＝（ｉ１０），（ｉ９）＋（ｉｌｏ）−
２Ｉであるが、変化分だけを考えると（ｉ２１＝ −（
ｉｌｌ，（ｉ４−） ＝ − （ｉ３１ ， （ ｉ
１０） ＝〜｛１９｝である． さらに、これらの変化分は信号ｆ（ｔ），ｇ（ｔ）によ
る制御のための変化であって、制御電圧に対する制御電
流の変化を直線的であるとずれば、（ｉｌ）＝（ｇｍｌ
） ・ｆ （ｔ）／２・・− （１）である．ここにｇ
ｍｌはＱ１のベース電圧エミッタ電流間の相互コンダク
タンスである。またこのｇｍｌはベース電流に比例する
値として表され、（ｉｌ）＝（ｉ９＞ｆ （ｔ）／４（
ＶＴ）と置くことができる。但し、（ＶＴ）はｎｐｎト
ランジスタのベース・エミッタ間ｐｎ接合の特性により
定められる。
同様にして（ｉ３）に関しては
（ｉ３）−−（ｉｌｏ）ｆ （ｔ）／４（ＶＴ）《３）
となる。
ところで、（ｉ９）＝’（Ｇｍ９）ｇ（ｔ）／２となる
．Ｇｍ９は第３図に示す接続におけるｇ（ｔ）と（１９
）との間の等価相互コンダクタンスである． （ｉ１０）＝−（ｉ９） ・・・ （５）であるので
、 式（２）．（３）．（４），（５）から（ｉｌ）＋（ｉ
３１＝（Ｇｍ９）ｇ（ｔ）ｆ （ｔ）／４ （ＶＴ）
・・・ （６）となる。
．Ｇｍ９は第３図に示す接続におけるｇ（ｔ）と（１９
）との間の等価相互コンダクタンスである． （ｉ１０）＝−（ｉ９） ・・・ （５）であるので
、 式（２）．（３）．（４），（５）から（ｉｌ）＋（ｉ
３１＝（Ｇｍ９）ｇ（ｔ）ｆ （ｔ）／４ （ＶＴ）
・・・ （６）となる。
従って端子（１）から電流（ｉｌ）＋（ｉ３）を取り出
せばその変化分はｇ （ｔ） ｆ （ｔ）の積となる。
せばその変化分はｇ （ｔ） ｆ （ｔ）の積となる。
信号ｆ（ｔ）．ｇ（ｔ）の周波数をそれぞれｆ，ｇとす
ればｇ （ｔ） ｆ （ｔ）からｆ−ｇまたはｆ＋ｇ等
の周波数成分を取り出すことが出来る． 電流（ｉｔ）＋（ｉ３）のかわりに電流（１２）＋（ｉ
４）を取り出しても同様であ・る。
ればｇ （ｔ） ｆ （ｔ）からｆ−ｇまたはｆ＋ｇ等
の周波数成分を取り出すことが出来る． 電流（ｉｔ）＋（ｉ３）のかわりに電流（１２）＋（ｉ
４）を取り出しても同様であ・る。
第３図に示す回路を全体としてマルチプライア回路と称
することにし、この発明は複数のマルチプライア回路を
使用し、複数種類の周波数信号を同時に周波数変換する
ミキサ回路に関するものである。
することにし、この発明は複数のマルチプライア回路を
使用し、複数種類の周波数信号を同時に周波数変換する
ミキサ回路に関するものである。
第４図は従来のこの種の回路を示すブロック図で、図に
おいて、ｌａ，１ｂ：２ａ，２ｂ；３ａ，３ｂ ：４ａ
，４ｂ ； ５ａ，５ｂ ； ６ａ，６ｂ ； １０ａ
．１０ｂに示す部分はそれぞれ第３歯において１．２，
３．４，５，６．１０で示す部分に対応し、添え字ａは
第１のマルチプライア回路を、ｂは第２のマルチプライ
ア回路を示す。Ｒａ，Ｒｂはそれぞれ抵抗、２０．２３
はそれぞれトランジスタ、２１．２４はそれぞれ定電流
回路、２２．２５はそれぞれ抵抗、２６は出力端子であ
る。
おいて、ｌａ，１ｂ：２ａ，２ｂ；３ａ，３ｂ ：４ａ
，４ｂ ； ５ａ，５ｂ ； ６ａ，６ｂ ； １０ａ
．１０ｂに示す部分はそれぞれ第３歯において１．２，
３．４，５，６．１０で示す部分に対応し、添え字ａは
第１のマルチプライア回路を、ｂは第２のマルチプライ
ア回路を示す。Ｒａ，Ｒｂはそれぞれ抵抗、２０．２３
はそれぞれトランジスタ、２１．２４はそれぞれ定電流
回路、２２．２５はそれぞれ抵抗、２６は出力端子であ
る。
Ｒａに流れる電流の変化分は第３図について説明したと
おりｆ （ｔａｇ （ｔ）に比例するので、トランジス
タ２０のベースと接地間に加えられる電圧の変化分はｆ
（ｔ） ｇ （ｔ）に比例する。トランジスタ２０の
エミッタは定電流回路２１に接続されているので、トラ
ンジスタ２０のエミッタに流れる電流は一定に保たれ、
従ってトランジスタ２０のベース・エミッタ間の電圧は
一定に保たれる．その結果、トランジスタ２０のエミッ
タと接地間の電圧はｒ （ｔ） ｇ （ｔ）に比例する
ものとなる．すなわち、トランジスタ２０によりインピ
ーダンス変換が行われる。
おりｆ （ｔａｇ （ｔ）に比例するので、トランジス
タ２０のベースと接地間に加えられる電圧の変化分はｆ
（ｔ） ｇ （ｔ）に比例する。トランジスタ２０の
エミッタは定電流回路２１に接続されているので、トラ
ンジスタ２０のエミッタに流れる電流は一定に保たれ、
従ってトランジスタ２０のベース・エミッタ間の電圧は
一定に保たれる．その結果、トランジスタ２０のエミッ
タと接地間の電圧はｒ （ｔ） ｇ （ｔ）に比例する
ものとなる．すなわち、トランジスタ２０によりインピ
ーダンス変換が行われる。
同様にして、トランジスタ２３のエミッタと接地間には
ｆ （ｔ） ｈ （ｔ）に比例する電圧が現れる，Ｒａ
＝Ｒｂとし抵抗２２と２５の抵抗値を同一にして出力端
子２６にｆ （ｔ） ｇ （ｔ）＋ｆ （ｔ）ｈ（ｔ）
に比例する出力を得ることができる．通常の使用態様で
は、端子３ａ，４ａと端子３ｂ，４ｂに加えられる信号
は同一であるので端子３ｂ，４ｂは省略して端子３ａ，
４ａからの信号を内部接続により端子３ｂ，４ｂの回路
に入力する． ［発明が解決しようとする課題］ 上記のように従来のミキサ回路では、Ｒａ，Ｒｂによる
電流電圧変換、トランジスタ２０．２３によるインピー
ダンス変換、抵抗２２．２５による加算など多数の変換
工程を踏むことにより、周波数変換後の各信号のレベル
比にばらつきが大きく入り、また各信号間の漏れによる
ビート成分が増大するという問題点があった． また、ＩＣ化する際にはインピーダンス調整及び電圧加
算は外部回路で行わなければならず、部品点数が増加し
、調整を必要とするという問題点があった． この発明は従来のミキサ回路における上記の課題を解決
し、周波数変換後の出力の特性を向上し、ばらつきを低
減し、部品点数をか少なくなりかつ無調整化されたミキ
サ回路を提供することを目的としている． ［課題を解決するための手段コ この発明では、乗算回路の出力電流を電流状態のまま加
算して電圧変換を行うようにした．［作用］ 以上のように構成することで、周波数変換後の出力はば
らつきがなく、電流を電圧に変換するインピーダンスと
しては同一のインピーダンスが使用されることになるの
で、その結果特性が安定化され、外部回路における調整
も不用になる。
ｆ （ｔ） ｈ （ｔ）に比例する電圧が現れる，Ｒａ
＝Ｒｂとし抵抗２２と２５の抵抗値を同一にして出力端
子２６にｆ （ｔ） ｇ （ｔ）＋ｆ （ｔ）ｈ（ｔ）
に比例する出力を得ることができる．通常の使用態様で
は、端子３ａ，４ａと端子３ｂ，４ｂに加えられる信号
は同一であるので端子３ｂ，４ｂは省略して端子３ａ，
４ａからの信号を内部接続により端子３ｂ，４ｂの回路
に入力する． ［発明が解決しようとする課題］ 上記のように従来のミキサ回路では、Ｒａ，Ｒｂによる
電流電圧変換、トランジスタ２０．２３によるインピー
ダンス変換、抵抗２２．２５による加算など多数の変換
工程を踏むことにより、周波数変換後の各信号のレベル
比にばらつきが大きく入り、また各信号間の漏れによる
ビート成分が増大するという問題点があった． また、ＩＣ化する際にはインピーダンス調整及び電圧加
算は外部回路で行わなければならず、部品点数が増加し
、調整を必要とするという問題点があった． この発明は従来のミキサ回路における上記の課題を解決
し、周波数変換後の出力の特性を向上し、ばらつきを低
減し、部品点数をか少なくなりかつ無調整化されたミキ
サ回路を提供することを目的としている． ［課題を解決するための手段コ この発明では、乗算回路の出力電流を電流状態のまま加
算して電圧変換を行うようにした．［作用］ 以上のように構成することで、周波数変換後の出力はば
らつきがなく、電流を電圧に変換するインピーダンスと
しては同一のインピーダンスが使用されることになるの
で、その結果特性が安定化され、外部回路における調整
も不用になる。
［実施例］
第１図はこの発明の一実施例を示すブロック図で、第４
図と同一符号は同一または相当部分を示し、Ｒｖは電流
電圧変換用の負荷抵抗、１１はインピーダンス変換用ト
ランジスタ、１２は定電流回路、１３は出力端子である
。
図と同一符号は同一または相当部分を示し、Ｒｖは電流
電圧変換用の負荷抵抗、１１はインピーダンス変換用ト
ランジスタ、１２は定電流回路、１３は出力端子である
。
第２図は第１図の回路をＩＣ化した場合の接続を示す接
続図である．第１図におけるマルチプライア回路１０ａ
，１０ｂはそれぞれ第３図に示す内部接続を持っており
、端子３ｂ，４ｂは先に第４図について説明したように
省略されている．ま６た電流出力端子２ａ，２ｂの並列
接続は第２図に示すように抵抗Ｒｖにマルチプライア回
路１０ａ側のＱ２．Ｑ４ （Ｑ２ａ，Ｑ４ａで示す》と
マルチプライヤ回路１０ｂ側のＱ２．Ｑ４ （Ｑ２ｂ，
Ｑ４ｂで示す）のコレクタが並列に接続されている． 従って、この並列接続されたコレクタで電流加算が行わ
れ、Ｒｖの電圧降下の変化分はｆ（し）ｇ （ｔ） ＋
ｆ （ｔ） ｈ （ｔ）に比例する。この電圧降下の変
化分をトランジスタ１１でインピーダンス変換して端子
１３に所望の乗算出力を得る．以上のような動作により
所望の出力が得られるので、第４図に示す従来の回路に
比し、トランジスタ２０、定電流回路２１、負荷抵抗Ｒ
ａ、加算抵抗２２．２５に相当する回路部品を低減する
ことができ、低素子数、低干渉、無調整の多入力ミキサ
回路を構成することができる． ［発明の効果］ 以上のようにこの発明によれば、多大カミキサ回路の回
路素子数を低減して、かつ無調整低干渉なミキサ回路を
実現することが出来る。
続図である．第１図におけるマルチプライア回路１０ａ
，１０ｂはそれぞれ第３図に示す内部接続を持っており
、端子３ｂ，４ｂは先に第４図について説明したように
省略されている．ま６た電流出力端子２ａ，２ｂの並列
接続は第２図に示すように抵抗Ｒｖにマルチプライア回
路１０ａ側のＱ２．Ｑ４ （Ｑ２ａ，Ｑ４ａで示す》と
マルチプライヤ回路１０ｂ側のＱ２．Ｑ４ （Ｑ２ｂ，
Ｑ４ｂで示す）のコレクタが並列に接続されている． 従って、この並列接続されたコレクタで電流加算が行わ
れ、Ｒｖの電圧降下の変化分はｆ（し）ｇ （ｔ） ＋
ｆ （ｔ） ｈ （ｔ）に比例する。この電圧降下の変
化分をトランジスタ１１でインピーダンス変換して端子
１３に所望の乗算出力を得る．以上のような動作により
所望の出力が得られるので、第４図に示す従来の回路に
比し、トランジスタ２０、定電流回路２１、負荷抵抗Ｒ
ａ、加算抵抗２２．２５に相当する回路部品を低減する
ことができ、低素子数、低干渉、無調整の多入力ミキサ
回路を構成することができる． ［発明の効果］ 以上のようにこの発明によれば、多大カミキサ回路の回
路素子数を低減して、かつ無調整低干渉なミキサ回路を
実現することが出来る。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の回路をＩＣ化した場合の接続図、第３図はこ
の発明に用いられるマルチプライア回路を示す接続図、
第４図は従来の多久カミキサ回路を示す接続図。 Ｑｌ，Ｑ２．Ｑ２ａ，Ｑ２ｂ，Ｑ３．Ｑ４．Ｑ４ａ，Ｑ
４ｂ，Ｑ９，Ｑ１０・・−それぞれｎｐｎトランジスタ
、１．２．２ａ，２ｂ・・・それぞれ電流出力端子、３
．３ａ，３ｂ，４．４ａ．４ｂ・・・第１の信号の入力
端子、５．５ａ，５ｂ，６．６ａ，６ｂ・・・第２の信
号の入力端子、Ｒｖ−・・負荷抵抗、１０．１０ａ，１
０ｂ・・マルチプライア回路、１１・・・インピーダン
ス変換トランジスタ、１３・・・出力端子。 なお、 図中同一符号は同一または相当部分を示す．
は第１図の回路をＩＣ化した場合の接続図、第３図はこ
の発明に用いられるマルチプライア回路を示す接続図、
第４図は従来の多久カミキサ回路を示す接続図。 Ｑｌ，Ｑ２．Ｑ２ａ，Ｑ２ｂ，Ｑ３．Ｑ４．Ｑ４ａ，Ｑ
４ｂ，Ｑ９，Ｑ１０・・−それぞれｎｐｎトランジスタ
、１．２．２ａ，２ｂ・・・それぞれ電流出力端子、３
．３ａ，３ｂ，４．４ａ．４ｂ・・・第１の信号の入力
端子、５．５ａ，５ｂ，６．６ａ，６ｂ・・・第２の信
号の入力端子、Ｒｖ−・・負荷抵抗、１０．１０ａ，１
０ｂ・・マルチプライア回路、１１・・・インピーダン
ス変換トランジスタ、１３・・・出力端子。 なお、 図中同一符号は同一または相当部分を示す．
Claims (1)
- 【特許請求の範囲】 ｎｐｎトランジスタＱ１，Ｑ２で第１の差動増幅器を形
成し、ｎｐｎトランジスタＱ３，Ｑ４で第２の差動増幅
器を形成し、Ｑ１のベースをＱ４，のベースに、Ｑ２の
ベースをＱ３のベースにそれぞれ接続し、Ｑ１，Ｑ２の
ベース間に第１の信号電圧ｆ（ｔ）を加え、上記第１の
差動増幅器の共通エミッタ電流をｎｐｎトランジスタＱ
９に流し、上記第２の差動増幅器の共通エミッタ電流を
ｎｐｎトランジスタＱ１０に流し、Ｑ９，Ｑ１０により
第３の差動増幅器を構成し、Ｑ９，Ｑ１０のベース間に
第２の信号電圧ｇ（ｔ）を加え、Ｑ１とＱ３のコレクタ
電流の合計またはＱ２とＱ４のコレクタ電流の合計によ
りｆ（ｔ）ｇ（ｔ）の積を得るマルチプライア回路を用
いるミキサ回路において、 複数のマルチプライア回路を備え、この複数のマルチプ
ライア回路の各マルチプライア回路の出力側コレクタ電
流の合計を共通の抵抗に流し該抵抗の電圧降下を上記各
マルチプライア回路における各乗算出力の総和とするこ
とを特徴とするミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054939A JPH02235414A (ja) | 1989-03-09 | 1989-03-09 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1054939A JPH02235414A (ja) | 1989-03-09 | 1989-03-09 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02235414A true JPH02235414A (ja) | 1990-09-18 |
Family
ID=12984610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1054939A Pending JPH02235414A (ja) | 1989-03-09 | 1989-03-09 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02235414A (ja) |
-
1989
- 1989-03-09 JP JP1054939A patent/JPH02235414A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929710A (en) | Cascode single-ended to differential converter | |
| JPH011288A (ja) | 温度補償集積回路ホール効果装置 | |
| US5608796A (en) | Balanced phase splitting circuit | |
| US6531920B1 (en) | Differential amplifier circuit | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| JPH0547868B2 (ja) | ||
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| US5317279A (en) | Linear voltage to current converter including feedback network | |
| JPH10276049A (ja) | トランスリニアマルチプライヤ | |
| JP3802425B2 (ja) | エミッタ接地差動増幅器用バイアス回路内蔵の半導体集積回路 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| US6943619B1 (en) | Practical active capacitor filter | |
| JPH0225286B2 (ja) | ||
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| JPS59182610A (ja) | 電流増幅器 | |
| Thorson | A review of ABCD parameters | |
| JP2806527B2 (ja) | ダブルバランスミキサー | |
| JP3127952B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0993044A (ja) | ミキサ回路 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JP2926591B2 (ja) | 差動トランジスタ回路 | |
| JPH032985Y2 (ja) | ||
| JPH0487407A (ja) | バッファ回路 |