JPH0223590A - 磁気バブルメモリ素子の実装方法 - Google Patents
磁気バブルメモリ素子の実装方法Info
- Publication number
- JPH0223590A JPH0223590A JP63174665A JP17466588A JPH0223590A JP H0223590 A JPH0223590 A JP H0223590A JP 63174665 A JP63174665 A JP 63174665A JP 17466588 A JP17466588 A JP 17466588A JP H0223590 A JPH0223590 A JP H0223590A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic bubble
- bubble memory
- tape carrier
- memory elements
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の磁気バブルメモリ素子がテープキャリアを介して
、基板上に多段実装されてなる磁気バブルメモリデバイ
スに関し、 多段実装する工程を大幅に簡略化できる磁気バブルメモ
リ素子の実装方法の提供を目的とし、絶縁フィルム上に
形成された配線パターンを有するテープキャリアを介し
て、基板上に複数の磁気バブルメモリ素子が多段実装さ
れてなる磁気バブルメモリデバイスにおいて、帯状のテ
ープキャリアに複数の磁気バブルメモリ素子を並べて実
装し、テープキャリアを折り返して磁気バブルメモリ素
子を多段に積み重ね、テープキャリアの両端に設けられ
た配線パターンを基板上の外部接続端子に接続し構成す
る。
、基板上に多段実装されてなる磁気バブルメモリデバイ
スに関し、 多段実装する工程を大幅に簡略化できる磁気バブルメモ
リ素子の実装方法の提供を目的とし、絶縁フィルム上に
形成された配線パターンを有するテープキャリアを介し
て、基板上に複数の磁気バブルメモリ素子が多段実装さ
れてなる磁気バブルメモリデバイスにおいて、帯状のテ
ープキャリアに複数の磁気バブルメモリ素子を並べて実
装し、テープキャリアを折り返して磁気バブルメモリ素
子を多段に積み重ね、テープキャリアの両端に設けられ
た配線パターンを基板上の外部接続端子に接続し構成す
る。
本発明は複数の磁気バブルメモリ素子がテープキャリア
を介して、基板上に多段実装されてなる磁気バブルメモ
リデバイスに係り、特に多段実装する工程が大幅に簡略
化される磁気バブルメモリ素子の実装方法に関する。
を介して、基板上に多段実装されてなる磁気バブルメモ
リデバイスに係り、特に多段実装する工程が大幅に簡略
化される磁気バブルメモリ素子の実装方法に関する。
比較的記憶容量の小さい磁気バブルメモリデバイスでは
、通常基板上に１〜２個の磁気バブルメモリ素子が平面
的に実装されているが、磁気バブルメモリデバイスが大
記憶容量化されるに伴って、１〜２個の磁気バブルメモ
リ素子でそれを実現することが不可能になり、複数の磁
気バブルメモリ素子がテープキャリアを介して、同一基
板上に多段実装されてなる磁気バブルメモリデバイスが
用いられている。
、通常基板上に１〜２個の磁気バブルメモリ素子が平面
的に実装されているが、磁気バブルメモリデバイスが大
記憶容量化されるに伴って、１〜２個の磁気バブルメモ
リ素子でそれを実現することが不可能になり、複数の磁
気バブルメモリ素子がテープキャリアを介して、同一基
板上に多段実装されてなる磁気バブルメモリデバイスが
用いられている。
しかし磁気バブルメモリ素子は限られた領域に数多くの
外部接続端子が形成されており、多段実装してなる磁気
バブルメモリ素子の外部接続端子を、それぞれ基板上の
外部接続端子に接続する作業は極めて困難である。そこ
で多段実装する作業が大幅に簡略化される各種の実装方
法が開発されている。
外部接続端子が形成されており、多段実装してなる磁気
バブルメモリ素子の外部接続端子を、それぞれ基板上の
外部接続端子に接続する作業は極めて困難である。そこ
で多段実装する作業が大幅に簡略化される各種の実装方
法が開発されている。
第２図は従来の実装方法を説明するための模′式従来の
実装方法では上段に実装される磁気バブルメモリ素子１
は第２図（ａ）に示す如く、絶縁フィルム２１上に形成
された配線バタ・−ン２２を有するテープキャリア２に
実装されており、下段に実装される磁気バブルメモリ素
子１は第２図（ｂ）に示す如く、絶縁フィルム３１上に
形成された配線パターン３２を有するテープキャリア３
に実装されている。
実装方法では上段に実装される磁気バブルメモリ素子１
は第２図（ａ）に示す如く、絶縁フィルム２１上に形成
された配線バタ・−ン２２を有するテープキャリア２に
実装されており、下段に実装される磁気バブルメモリ素
子１は第２図（ｂ）に示す如く、絶縁フィルム３１上に
形成された配線パターン３２を有するテープキャリア３
に実装されている。
磁気バブルメモリデバイスの形成に際して第２図（Ｃ１
に示す如く、先ず磁気バブルメモリ素子１が実装された
テープキャリア２を、磁気バブルメモリ素子１が実装さ
れたテープキャリア３の上に積み重ね、テープキャリア
２の配線パターン２２をテープキャリア３の配線パター
ン３２に接続した後、基板４上に形成された外部接続端
子４１にテープキャリア３の配線パターン３２を接続し
ている。
に示す如く、先ず磁気バブルメモリ素子１が実装された
テープキャリア２を、磁気バブルメモリ素子１が実装さ
れたテープキャリア３の上に積み重ね、テープキャリア
２の配線パターン２２をテープキャリア３の配線パター
ン３２に接続した後、基板４上に形成された外部接続端
子４１にテープキャリア３の配線パターン３２を接続し
ている。
しかしテープキャリア上の配線パターンは限られた領域
に数多（形成されるため、それぞれの配線パターンは導
体幅が掻めて狭く導体間の隙間も狭い。したがって従来
の実装方法ではテープキャリア３の配線パターン３２に
、テープキャリア２の配線パターン２２を位置合わせし
て接続する工程が、極めて煩雑になり多くの作業時間と
作業者の熟練を要するという問題があった。
に数多（形成されるため、それぞれの配線パターンは導
体幅が掻めて狭く導体間の隙間も狭い。したがって従来
の実装方法ではテープキャリア３の配線パターン３２に
、テープキャリア２の配線パターン２２を位置合わせし
て接続する工程が、極めて煩雑になり多くの作業時間と
作業者の熟練を要するという問題があった。
本発明の目的は多段実装する工程を大幅に簡略化できる
、磁気バブルメモリ素子の実装方法を提供することにあ
る。
、磁気バブルメモリ素子の実装方法を提供することにあ
る。
第１図は本発明になる実装方法を説明するための模式図
である。なお全図を通し同じ対象物は同一記号で表して
いる。
である。なお全図を通し同じ対象物は同一記号で表して
いる。
上記課題は絶縁フィルム上に形成された配線パターンを
有す名テープキャリアを介して、複数の磁気バブルメモ
リ素子が基板上に多段実装されてなる磁気バブルメモリ
デバイスにおいて、帯状のテープキャリア５に複数の磁
気バブルメモリ素子１を並べて実装し、テープキャリア
５を折り返して磁気バブルメモリ素子１を多段に積み重
ね、テープキャリア５の両端に設けられた配線パターン
５１を基板４上の外部接続端子４１に接続する、本発明
になる磁気バブルメモリ素子の実装方法によって達成さ
れる。
有す名テープキャリアを介して、複数の磁気バブルメモ
リ素子が基板上に多段実装されてなる磁気バブルメモリ
デバイスにおいて、帯状のテープキャリア５に複数の磁
気バブルメモリ素子１を並べて実装し、テープキャリア
５を折り返して磁気バブルメモリ素子１を多段に積み重
ね、テープキャリア５の両端に設けられた配線パターン
５１を基板４上の外部接続端子４１に接続する、本発明
になる磁気バブルメモリ素子の実装方法によって達成さ
れる。
第１図において帯状のテープキャリアに複数の磁気バブ
ルメモリ素子を並べて実装し、テープキャリアを折り返
して磁気バブルメモリ素子を多段に積み重ね、テープキ
ャリアの両端に設けられた配線パターンを基板上の外部
接続端子に接続することで、多くの作業時間と作業者の
熟練を要する配線パターン同志の位置合わせや接続が無
くなり、多段実装する工程が大幅に簡略化される磁気バ
ブルメモリ素子の実装方法を実現ことができる。
ルメモリ素子を並べて実装し、テープキャリアを折り返
して磁気バブルメモリ素子を多段に積み重ね、テープキ
ャリアの両端に設けられた配線パターンを基板上の外部
接続端子に接続することで、多くの作業時間と作業者の
熟練を要する配線パターン同志の位置合わせや接続が無
くなり、多段実装する工程が大幅に簡略化される磁気バ
ブルメモリ素子の実装方法を実現ことができる。
以下第１図により本発明の実施例について詳細に説明す
る。
る。
第１図（ａ）において本発明になる磁気バブルメモリ素
子の実装方法は、配線パターン５１と絶縁フィルム５２
とで帯状のテープキャリア５が形成されており、複数の
磁気バブルメモリ素子１ （図では４個）がテープキャ
リア５に実装されている。
子の実装方法は、配線パターン５１と絶縁フィルム５２
とで帯状のテープキャリア５が形成されており、複数の
磁気バブルメモリ素子１ （図では４個）がテープキャ
リア５に実装されている。
第１図［ｂ）に示す如く磁気バブルメモリ素子１が実装
されたテープキャリア５を、Ｓ字状に折り返して磁気バ
ブルメモリ素子５を多段に積み重ね、テープキャリア５
の両端に設けられた配線パターン５１を、基板４の上面
に設けられている外部接続端子４１に接続する。
されたテープキャリア５を、Ｓ字状に折り返して磁気バ
ブルメモリ素子５を多段に積み重ね、テープキャリア５
の両端に設けられた配線パターン５１を、基板４の上面
に設けられている外部接続端子４１に接続する。
このように帯状のテープキャリアに複数の磁気バブルメ
モリ素子を並べて実装し、テープキャリアを折り返して
磁気バブルメモリ素子を多段に積み重ね、テープキャリ
アの両端に設けられた配線パターンを基板′上の外部接
続端子に接続することで、多（の作業時間と作業者の熟
練を要する配線パターン同志の位置合わせや接続が無く
なり、多段実装する工程が大幅に簡略化される磁気バブ
ルメモリ素子の実装方法を実現ことができる。
モリ素子を並べて実装し、テープキャリアを折り返して
磁気バブルメモリ素子を多段に積み重ね、テープキャリ
アの両端に設けられた配線パターンを基板′上の外部接
続端子に接続することで、多（の作業時間と作業者の熟
練を要する配線パターン同志の位置合わせや接続が無く
なり、多段実装する工程が大幅に簡略化される磁気バブ
ルメモリ素子の実装方法を実現ことができる。
〔発明の効果］
上述の如く本発明によれば多段実装する工程が大幅に簡
略化される、磁気バブルメモリ素子の実装方法を提供す
ることができる。
略化される、磁気バブルメモリ素子の実装方法を提供す
ることができる。
第１図は本発明になる実装方法を説明するだめの模式図
、 第２図は従来の実装方法を説明するための模式である。 図において １は磁気バブルメモリ素子、４は基板、５はテープキャ
リア、 ４１は外部接続端子、５１は配線パターン
、 ５２は絶縁フィ／Ｉ／ム、をそれぞれ表す
。 本ち日月になる□！装方法ΣΣ乞Ｓ月するγ−０の因逓
１ 凹 従来の大間方法Ｉ艦哨するだのの１区 弗２ 区
、 第２図は従来の実装方法を説明するための模式である。 図において １は磁気バブルメモリ素子、４は基板、５はテープキャ
リア、 ４１は外部接続端子、５１は配線パターン
、 ５２は絶縁フィ／Ｉ／ム、をそれぞれ表す
。 本ち日月になる□！装方法ΣΣ乞Ｓ月するγ−０の因逓
１ 凹 従来の大間方法Ｉ艦哨するだのの１区 弗２ 区
Claims (1)
- 【特許請求の範囲】 絶縁フィルム状に形成された配線パターンを有するテー
プキャリアを介して、複数の磁気バブルメモリ素子が基
板上に多段実装されてなる磁気バブルメモリデバイスに
おいて、 帯状のテープキャリア（５）に複数の磁気バブルメモリ
素子（１）を並べて実装し、該テープキャリア（５）を
折り返して該磁気バブルメモリ素子（１）を多段に積み
重ね、該テープキャリア（５）の両端に設けられた配線
パターン（５１）を、基板（４）上の外部接続端子（４
１）に接続することを特徴とした磁気バブルメモリ素子
の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174665A JPH0223590A (ja) | 1988-07-12 | 1988-07-12 | 磁気バブルメモリ素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174665A JPH0223590A (ja) | 1988-07-12 | 1988-07-12 | 磁気バブルメモリ素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223590A true JPH0223590A (ja) | 1990-01-25 |
Family
ID=15982555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174665A Pending JPH0223590A (ja) | 1988-07-12 | 1988-07-12 | 磁気バブルメモリ素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223590A (ja) |
-
1988
- 1988-07-12 JP JP63174665A patent/JPH0223590A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627984B2 (en) | Chip stack with differing chip package types | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| JP3499377B2 (ja) | 接続ピンを有するパワー半導体モジュール | |
| US20020117741A1 (en) | High bandwidth 3d memory packaging technique | |
| JPH0223590A (ja) | 磁気バブルメモリ素子の実装方法 | |
| US3691429A (en) | Mounting structure for miniature circuit elements | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| JPH0332050A (ja) | Ｉｃパッケージ | |
| JP2795032B2 (ja) | 多層薄膜配線基板 | |
| JP2621038B2 (ja) | Ｉｃカード | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPS62155545A (ja) | マイクロコンピユ−タモジユ−ル | |
| JPH04196381A (ja) | マルチチップ半導体装置及びその製造方法 | |
| JPH0666403B2 (ja) | 半導体素子の実装構造 | |
| JPS62188333A (ja) | 集積回路装置 | |
| JPS6360593A (ja) | 混成集積回路装置 | |
| JPH0342900A (ja) | 集積回路ケース | |
| JPH04355192A (ja) | Ｉｃカード | |
| JPS62274695A (ja) | 多層配線基板 | |
| JPS63212595A (ja) | 半導体モジユ−ル製造用基板 | |
| JPS59205793A (ja) | 半導体素子 | |
| JPS6048066B2 (ja) | 磁気バブルメモリデバイス | |
| JPS6232693A (ja) | プリント基板への回路部品実装方法 |