JPS6048066B2 - 磁気バブルメモリデバイス - Google Patents
磁気バブルメモリデバイスInfo
- Publication number
- JPS6048066B2 JPS6048066B2 JP7214778A JP7214778A JPS6048066B2 JP S6048066 B2 JPS6048066 B2 JP S6048066B2 JP 7214778 A JP7214778 A JP 7214778A JP 7214778 A JP7214778 A JP 7214778A JP S6048066 B2 JPS6048066 B2 JP S6048066B2
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- magnetic
- memory device
- magnetic bubble
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は磁気バブルメモリデバイス、特に磁気バブルメ
モリチップを搭載する絶縁基板の構造に関するものてあ
る。
モリチップを搭載する絶縁基板の構造に関するものてあ
る。
一般に磁気バブルメモリデバイスの一部を構成するバイ
アス磁気回路の代表例として、第１図に示すような磁気
シールド機能を備えたダブルコイル型（バツクツーバツ
ク型）磁気回路が提案されている。
アス磁気回路の代表例として、第１図に示すような磁気
シールド機能を備えたダブルコイル型（バツクツーバツ
ク型）磁気回路が提案されている。
同図において、１ａ、ｌｂはセラミックなどによつて形
成された絶縁基板（以下基板と称する）であり、この基
板１ａ、ｌｂの中央部には同一規格の磁気バブルメモリ
チップ（以下チップと称する）２ａ、２ｂが固定配置さ
れている。また、この基板１ａ、ｌｂの表面には上記チ
ップ２ａ、２ｂ（７）微小人出力信号を受授する図示し
ない複数本の信号配線パタンが被着形成され、上記基板
１ａ、ｌｂ（７）端部に配設された図示しない端子にそ
れぞれ接続されている。また、上記基板１ａ、Ｉｂの外
周面側にはそれぞれＸ軸方向にＸ方向駆動コイル３ａお
よびＹ軸方向にＹ方向駆動コイル３ｂが互いに直交して
巻設され、上記チップ２ａ、２ｂに水平な回転磁界を供
給している。また、このＸ方向駆動コイル３ａ） Ｙ方
向駆動コイル３ｂの側面側には、上記チップ２ａ、２ｂ
に均一なバイアス磁界を与える永久磁石４がその極性を
矢印方向に一致させて整磁板５ａ、５ｂ、５ｃを介して
配置されている。そして、この永久磁石４の外面側には
外部磁界を遮蔽する例えばパーマロイなどによつて形成
されたシールド板６が配置されている。この場合、上記
チップ２ａ、２ｂは、矢印で示した方向に永久磁石４の
逆磁界が印加されるため、デバイスの上段側ではチップ
２ａ表面を上向きに実装させ、その下段側ではチップ２
ｂ表面を下向きに実装されている。このように構成され
た磁気バブルメモリデバイスは、チップ２ａ、２ｂから
の情報信号出力が数ｍＶであるのに対して、回転磁界用
ｘ方向、Ｙ方向駆動コイル３ａ、３ｂおよび図示しない
磁気バブル制御用コンダクタに供給するパルス電流、電
フ圧が通常１〜、３桁大きいため、第２図にブロック図
で示したように信号出力系と駆動系とに分離して構成し
ていた。
成された絶縁基板（以下基板と称する）であり、この基
板１ａ、ｌｂの中央部には同一規格の磁気バブルメモリ
チップ（以下チップと称する）２ａ、２ｂが固定配置さ
れている。また、この基板１ａ、ｌｂの表面には上記チ
ップ２ａ、２ｂ（７）微小人出力信号を受授する図示し
ない複数本の信号配線パタンが被着形成され、上記基板
１ａ、ｌｂ（７）端部に配設された図示しない端子にそ
れぞれ接続されている。また、上記基板１ａ、Ｉｂの外
周面側にはそれぞれＸ軸方向にＸ方向駆動コイル３ａお
よびＹ軸方向にＹ方向駆動コイル３ｂが互いに直交して
巻設され、上記チップ２ａ、２ｂに水平な回転磁界を供
給している。また、このＸ方向駆動コイル３ａ） Ｙ方
向駆動コイル３ｂの側面側には、上記チップ２ａ、２ｂ
に均一なバイアス磁界を与える永久磁石４がその極性を
矢印方向に一致させて整磁板５ａ、５ｂ、５ｃを介して
配置されている。そして、この永久磁石４の外面側には
外部磁界を遮蔽する例えばパーマロイなどによつて形成
されたシールド板６が配置されている。この場合、上記
チップ２ａ、２ｂは、矢印で示した方向に永久磁石４の
逆磁界が印加されるため、デバイスの上段側ではチップ
２ａ表面を上向きに実装させ、その下段側ではチップ２
ｂ表面を下向きに実装されている。このように構成され
た磁気バブルメモリデバイスは、チップ２ａ、２ｂから
の情報信号出力が数ｍＶであるのに対して、回転磁界用
ｘ方向、Ｙ方向駆動コイル３ａ、３ｂおよび図示しない
磁気バブル制御用コンダクタに供給するパルス電流、電
フ圧が通常１〜、３桁大きいため、第２図にブロック図
で示したように信号出力系と駆動系とに分離して構成し
ていた。
すなわち同図において、７は磁気バブル信号出力系の直
接周辺回路部、８は上記チップ２ａからの引出し配線、
９は上記チップ２５ｂからの引出し配線、１０は第１図
に相当するバイアス磁気回路、１１は下段基板ｌｂの駆
動回路系、１２は上段基板１ａの駆動回路系、１３は駆
動系の直接周辺回路部である。しかしながら上記構成に
よるダブルコイル型磁気回路において、チップ２ａ，２
ｂ搭載用基板１ａ，１ｂは、それぞれ上段、下段側で基
板の配線パターンが異なるため、それぞれ上、下段用に
２種類の基板２ａ，２ｂを設計し、手配し、両者バラン
スよく在庫を確保しなければならず、極めて不経済てあ
る。
接周辺回路部、８は上記チップ２ａからの引出し配線、
９は上記チップ２５ｂからの引出し配線、１０は第１図
に相当するバイアス磁気回路、１１は下段基板ｌｂの駆
動回路系、１２は上段基板１ａの駆動回路系、１３は駆
動系の直接周辺回路部である。しかしながら上記構成に
よるダブルコイル型磁気回路において、チップ２ａ，２
ｂ搭載用基板１ａ，１ｂは、それぞれ上段、下段側で基
板の配線パターンが異なるため、それぞれ上、下段用に
２種類の基板２ａ，２ｂを設計し、手配し、両者バラン
スよく在庫を確保しなければならず、極めて不経済てあ
る。
したがつて、本発明の目的は上記の点に着目してなされ
たものであり、極めて経済的に基板を確保できるように
した磁気バブルメモリデバイスを提供することにある。
たものであり、極めて経済的に基板を確保できるように
した磁気バブルメモリデバイスを提供することにある。
このような目的を達成するために本発明による磁気バブ
ルメモリデバイスは、１枚の基板で上、下段を兼用でき
るようにしたものである。以下図面を用いて本発明によ
る磁気バブルメモリデバイスを詳細に説明する。第３図
Ａ，ｂは本発明による磁気バブルメモリデバイス、特に
絶縁基板の一実施例を示す要部平面図である。
ルメモリデバイスは、１枚の基板で上、下段を兼用でき
るようにしたものである。以下図面を用いて本発明によ
る磁気バブルメモリデバイスを詳細に説明する。第３図
Ａ，ｂは本発明による磁気バブルメモリデバイス、特に
絶縁基板の一実施例を示す要部平面図である。
これらの図において、１４は例えばセラミックス等から
なる絶縁基板（以下基板と称する）であり、同図ａはこ
の基板１４の表面側１４ａを示し、同図ｂはこの基板１
４の裏面側１４ｂを示したものである。そして、この基
板１４の表面側１４ａおよびその裏面側１４ｂには、こ
の基板１４面に対して対称で全く同一形状寸法から，な
る微少入出力信号配線パターン１５ａ１その端子１５ｂ
および駆動入出力信号配線パターン５Ｃ１その端子１５
ｄがそれぞれ被着形成されている。このように構成され
た基板１４は、その表面側３１４ａ１その裏面側１４ｂ
にそれぞれ磁気バブルメモリチップ（以下チップと称す
る）１６ａ〜１６ｅをボンデングワイヤ１７を介して対
応する上記配線パターン群１５ａ，１５ｃにそれぞれ接
続し、第４図に示したバイアス磁気回路に図示しな３６
い回転磁界用Ｘ，Ｙ方向駆動コイルを巻設して実装する
。
なる絶縁基板（以下基板と称する）であり、同図ａはこ
の基板１４の表面側１４ａを示し、同図ｂはこの基板１
４の裏面側１４ｂを示したものである。そして、この基
板１４の表面側１４ａおよびその裏面側１４ｂには、こ
の基板１４面に対して対称で全く同一形状寸法から，な
る微少入出力信号配線パターン１５ａ１その端子１５ｂ
および駆動入出力信号配線パターン５Ｃ１その端子１５
ｄがそれぞれ被着形成されている。このように構成され
た基板１４は、その表面側３１４ａ１その裏面側１４ｂ
にそれぞれ磁気バブルメモリチップ（以下チップと称す
る）１６ａ〜１６ｅをボンデングワイヤ１７を介して対
応する上記配線パターン群１５ａ，１５ｃにそれぞれ接
続し、第４図に示したバイアス磁気回路に図示しな３６
い回転磁界用Ｘ，Ｙ方向駆動コイルを巻設して実装する
。
この場合、第３図ａに示す基板１４の表面側１４ａは、
チップ１６ａ〜１６ｅの表面とを同一面上に一致させて
配列し、上向の状態に第４図に示す整磁板５ａと５ｂ間
に実装されており、４Ｃ第３図ｂに示す基板１４の裏面
側１４ｂは、そ面にチップ１６ａ〜１６ｅの表面を一致
させて配列し、これを下向きの状態にして第４図に示す
整磁板５ｂと５ｃ間に実装されている。一 このような
構成によれば、上段、下段側の基板１４は、微小人出力
信号配線端子１５ｂおよび駆動入出力信号配線端子１５
ｂを同一方向にかつ互いに反対方向に引き出すことがで
きるため、信号系と駆動系間に発生する静電結合を確実
に防止すクることができる。
チップ１６ａ〜１６ｅの表面とを同一面上に一致させて
配列し、上向の状態に第４図に示す整磁板５ａと５ｂ間
に実装されており、４Ｃ第３図ｂに示す基板１４の裏面
側１４ｂは、そ面にチップ１６ａ〜１６ｅの表面を一致
させて配列し、これを下向きの状態にして第４図に示す
整磁板５ｂと５ｃ間に実装されている。一 このような
構成によれば、上段、下段側の基板１４は、微小人出力
信号配線端子１５ｂおよび駆動入出力信号配線端子１５
ｂを同一方向にかつ互いに反対方向に引き出すことがで
きるため、信号系と駆動系間に発生する静電結合を確実
に防止すクることができる。
また一枚の基板１４をその表裏面を上段側と下段側で共
用できるため、在庫をバランス良く維持することができ
る。以上説明したように本発明による磁気バブルメモリ
デバイスは、基板が表裏で全く逆の配線パタ７−ンを設
けたことによつて、基板を共用することができるため、
在庫をバランス良く維持することができ、極めて経済的
となるなどの優れた効果が得られる。
用できるため、在庫をバランス良く維持することができ
る。以上説明したように本発明による磁気バブルメモリ
デバイスは、基板が表裏で全く逆の配線パタ７−ンを設
けたことによつて、基板を共用することができるため、
在庫をバランス良く維持することができ、極めて経済的
となるなどの優れた効果が得られる。
第１図はダブルコイル型磁気回路の一例を示す要部断面
図、第２図は磁気バブルメモリデバイスの要部ブロック
図、第３図Ａ，ｂは本発明による磁気バブルメモリデバ
イス特に基板の表面側、その裏面側の一例を示す要部平
面図、第４図は本発明による磁気バブルメモリデバイス
の一例を示す要部斜視図である。 １ａ，１ｂ・・・・・・絶縁基板（基板）、２ａ，２ｂ
・・・・磁気バブルメモリチップ（チップ）、３ａ・・
・・・・Ｘ方向駆動コイル、３ｂ・・・・・・Ｙ方向駆
動コイル、４・・・・・・永久磁石、５ａ，５ｂ，５ｃ
・・・・・・整磁板、６・・・・・ウールド板、７・・
・・・・磁気バブル信号出力系の直接周辺回路部、８，
９・・・・・引出し配線、１０・・・・・・バイアス磁
気回路、１１，１２・・・・・・駆動回路系、１３・・
・・・・駆動系の直接周辺回路部、１４・・・・絶縁基
板（基板）、１４ａ・・・・・・表面側、１４ｂ・・・
・・・裏面側、１５ａ・・・・・・微少入出力信号配線
パターン、１５ｂ・・・・・・端子、１５ｃ・・・・・
・駆動入出力信号配線パターン、１５ｄ・・・・・・端
子、１６ａ〜１６ｅ・・・・・・磁気バブルメモリチッ
プ（チップ）、１７・・・・・・ボンディングワイヤ。
図、第２図は磁気バブルメモリデバイスの要部ブロック
図、第３図Ａ，ｂは本発明による磁気バブルメモリデバ
イス特に基板の表面側、その裏面側の一例を示す要部平
面図、第４図は本発明による磁気バブルメモリデバイス
の一例を示す要部斜視図である。 １ａ，１ｂ・・・・・・絶縁基板（基板）、２ａ，２ｂ
・・・・磁気バブルメモリチップ（チップ）、３ａ・・
・・・・Ｘ方向駆動コイル、３ｂ・・・・・・Ｙ方向駆
動コイル、４・・・・・・永久磁石、５ａ，５ｂ，５ｃ
・・・・・・整磁板、６・・・・・ウールド板、７・・
・・・・磁気バブル信号出力系の直接周辺回路部、８，
９・・・・・引出し配線、１０・・・・・・バイアス磁
気回路、１１，１２・・・・・・駆動回路系、１３・・
・・・・駆動系の直接周辺回路部、１４・・・・絶縁基
板（基板）、１４ａ・・・・・・表面側、１４ｂ・・・
・・・裏面側、１５ａ・・・・・・微少入出力信号配線
パターン、１５ｂ・・・・・・端子、１５ｃ・・・・・
・駆動入出力信号配線パターン、１５ｄ・・・・・・端
子、１６ａ〜１６ｅ・・・・・・磁気バブルメモリチッ
プ（チップ）、１７・・・・・・ボンディングワイヤ。
Claims (1)
- １ 磁気バブルメモリチップと、前記チップを搭載する
絶縁基板と、前記チップにバイアス磁界を供給する磁気
回路と、前記チップに回転磁界を与えるコイルブロック
とを備えたダブルコイル型磁気バブルメモリデバイスに
おいて、前記絶縁基板は表裏が逆の配線パターンを有す
ることを特徴とした磁気バブルメモリデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214778A JPS6048066B2 (ja) | 1978-06-16 | 1978-06-16 | 磁気バブルメモリデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214778A JPS6048066B2 (ja) | 1978-06-16 | 1978-06-16 | 磁気バブルメモリデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS551604A JPS551604A (en) | 1980-01-08 |
| JPS6048066B2 true JPS6048066B2 (ja) | 1985-10-25 |
Family
ID=13480854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7214778A Expired JPS6048066B2 (ja) | 1978-06-16 | 1978-06-16 | 磁気バブルメモリデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048066B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11028231B2 (en) | 2017-06-01 | 2021-06-08 | Dow Silicone Corporation | Polysiloxane comprising substituents having multiple aryl groups |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578821A (en) * | 1980-06-18 | 1982-01-18 | Fujitsu Ltd | Power converter |
-
1978
- 1978-06-16 JP JP7214778A patent/JPS6048066B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11028231B2 (en) | 2017-06-01 | 2021-06-08 | Dow Silicone Corporation | Polysiloxane comprising substituents having multiple aryl groups |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS551604A (en) | 1980-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4219882A (en) | Magnetic domain devices | |
| JPH0679990A (ja) | Ｉｃメモリカード | |
| US20210003642A1 (en) | Magnetic sensor | |
| JPH1074625A (ja) | インダクタ素子 | |
| JPS60136391A (ja) | 回路基板 | |
| JPS59136963A (ja) | 記憶装置の多層実装構造 | |
| US3381281A (en) | Thin film magnetic storage apparatus, method and article of manufacture | |
| JPS5945985U (ja) | 櫛型磁性回路板 | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JPH0593010U (ja) | 電磁コイル | |
| JPH0410559A (ja) | 半導体パッケージ | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPS6113680B2 (ja) | ||
| JPS6122660A (ja) | 半導体装置 | |
| JPS59161892A (ja) | パタ−ン配線基板 | |
| JPH0648954Y2 (ja) | 電磁フィルタ複合部品 | |
| JPS58147783A (ja) | 液晶表示装置 | |
| JPS63226084A (ja) | 磁気抵抗素子 | |
| JP2868630B2 (ja) | 半導体パッケージの実装構造 | |
| JPH02181994A (ja) | フレキシブル基板実装構造 | |
| JPS60117853A (ja) | Ｍｉｃ回路 | |
| JPH01304794A (ja) | 集積回路素子の基板レイアウト方法 | |
| JPS61246991A (ja) | 磁気バブルメモリ装置 | |
| JPS6134771U (ja) | 印刷配線板 |