JPS6360593A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は混成集積回路装置に関し、特にその実装密度
を高めたものに関するものである。

〔従来の技術〕

第２図は従来の混成集積回路装置を示し、図において、
１は基板、２は該基板１上に搭載されたチップコンデン
サ、３は咳チップコンデンサ２同士を接続する導体であ
る。

このような混成集積回路装置では、所望する容量値がな
い時や容量値が大きい時、チップコンデンサ３を２ヶ以
上並列接続して基板１に搭載していた。

〔発明が解決しようとする問題点〕

従来の混成集積回路装置は以上のように構成されている
ので、チップ部品を実装する時、チップ部品を基板上に
通常平面的に配置するため、チップ部品を複数個並列接
続して基板上に搭載する場合、チップ部品の占有面積が
大きくなり、基板面積が増大するという問題点があった この発明は上記のような問題点を解消するためになされ
たもので、基板面積の増大を招くことなく実装チップ数
を増加できる混成集積回路装置を得ることを目的とする
。

〔問題点を解決するための手段〕

この発明に係る混成集積回路装置は、複数のチップ部品
を垂直に積み重ねて実装してなるものである。

〔作用〕

この発明においては複数のチップ部品を垂直に積み重ね
て実装するようにしたから、一定の面積の基板に多くの
部品を実装できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例による混成集積回路装置を示
し、図において、１は基板、２ａは基板１上に搭載され
た下側のチップコンデンサ、２ｂは該下側チップコンデ
ンサ２ａ上に積み重ねて実装された上側チップコンデン
サである。

ここでは、０，１μのチップコンデンサ２ａ、２ｂを２
階建てに積み重ねて０．２μの容量チップを得ており、
第１図のように実装する事により従来の場合（第２図）
に比べ実装面積は半分となり、基板の面積も小さくなり
、実装密度が高められる事になる。

更に、３ヶ積み重ねると容量値が０．３μＦと大きくな
っても実装面積は変わらない為従来に比べ実装密度を大
きく上げることができる。

このように本実施例装置では２つのチップコンデンサを
並列接続する時下側チップコンデンサ２ａの上に上側チ
ップコンデンサ２ｂを垂直に積み重ねるようにしたので
、実装面積を増大させることなく、チップコンデンサ２
ｂを追加でき実装密度を高めることができる。

〔発明の効果〕

以上のように本発明にかかる混成集積回路装置によれば
、複数のチップ部品を垂直に積み重ねて実装するように
したので、実装密度を上げ基板の面積を小さくでき、も
って、小形化、低コスト化を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例による混成集積回路装置を示
す斜視図、第２図は従来の混成集積回路装置を示す斜視
図である。 １・・・基板、２ａ・・・下側チップコンデンサ、２ｂ
・・・上側チップコンデンサ。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）基板上にチップ部品を複数個垂直に積み重ねて実
   装してなることを特徴とする混成集積回路装置。