JPH0223592A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0223592A
JPH0223592A JP63174014A JP17401488A JPH0223592A JP H0223592 A JPH0223592 A JP H0223592A JP 63174014 A JP63174014 A JP 63174014A JP 17401488 A JP17401488 A JP 17401488A JP H0223592 A JPH0223592 A JP H0223592A
Authority
JP
Japan
Prior art keywords
bit line
data line
semiconductor device
bit
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63174014A
Other languages
English (en)
Inventor
Kiyoomi Oshikoshi
押越　清臣
Hideji Miyatake
秀司 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63174014A priority Critical patent/JPH0223592A/ja
Publication of JPH0223592A publication Critical patent/JPH0223592A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置（こ関し、特に、不良ビットライ
ンからのノイズ干渉の低減に関するものである。
〔従来の技術〕
第３図は、従来のビットラインのヒユーズの場所を示し
た半導体装置の回路図であり、（１）　、　＜２）は回
路から、ＢＩＴ　、　ＢＩＴ線を切り離すヒユーズ、（
３）はイコライズ信号ＥＱによって動作するトランジス
タ、（４）はＢＩＴ　、　ＢＩＴのレベルを増幅する電
位差動増幅回路（以下、センスアンプという）を示す、
（５）はＢＩＴ　、　ＢＩＴ線を選択する選択回路（以
下、コラムデコーダという）を示す。
ＬＴで救済した不良ビットラインは、ヒユーズ（１）　
９　（２）をレーザによってカットして、回路とは切り
放す。ただし、ＶＢＬやセンスアンプ（４）とは、ＢＩ
Ｔ、　ＢＩＴ線共につながっている＠〔発明が解決しよ
うとする課題〕 従来の回路は以上のように構成されているため、回路よ
り切り離した不良ビットラインにリークが発生している
と、正常に動作している隣のビットラインに悪影響を及
すという問題点があった。
この発明は上記のような問題点を解決するためにｔされ
たもので、不良ビットラインによる干渉を低減する半導
体装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、ヒユーズによりビットラ
インを電気的にフローティングにするようにしたもので
ある。
〔作用〕
この発明においては、不良ビットラインを電気的にフロ
ーティングにして回路より切り離すことにより、隣のビ
ットラインへの干渉を減らすことができる。
〔実施例〕
第１図は、この発明に係る半導体装置の一実施例を示す
ビットラインの回路図、第２図はこの発明の他の実施例
によるビットラインの回路図である。図において（１）
〜（６）は第３図の従来例（こ示したものと同等である
ので説明を省略する。（７）　＃　（８）　。
（９）は電気的フローティングにするためのヒユーズで
ある。
次に動作について説明する。
上記のように構成された半導体装置においては、不良ビ
ットラインを切り離す場合ヒユーズ（７）　９　（８）
をレーザーでカットすることにより、ｖＢＬとセンスア
ンプ（４）から完全に不良ビットラインが切り離される
ため、不良のビットラインがリークをしていてモ、ＶＢ
Ｌのレベルへの影響やセンスアンプ（４）の動作時の影
響を受けなくなるため、不良ビットラインのレベルは変
動しなくなり安定するので、隣の正常動作をしているビ
ットラインへの容量結合による干渉を押えることができ
る。
なお、上記実施例ではセンスアップとビットラインを切
り離すために第１図に示すヒユーズ（８）を設けたが第
２図のようにヒユーズ（９）を設けても同種の効果が得
られる。
〔発明の効果〕
この発明によれば不良ビットラインを、ヒユーズ等によ
りＶＢＬやセンスアップと切ｂｍすことにより正常なビ
ットラインへの干渉を押えられる半導体装置を得られる
という効果がある。
【図面の簡単な説明】
第１図はこの発明に係る半導体装置の一実施例によるビ
ットラインの回路図、第２図はこの発明の他の実施例に
よるビットラインの回路図、第３図は従来のビットライ
ンの回路図である。 図において（２）　ｊ　（７）〜（９）はヒユーズ、（
３）　ｊ　（６）はトランジスタ、（４）はセンスアッ
プ、（６）はコラムデコーダである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 　メモリーセルに接続するデーター線対とＮ型ＭＯＳト
    ランジスタ、又はＰ型ＭＯＳトランジスタ、あるいは両
    方を用いて構成される電位差動増巾回路と複数のデータ
    線、■ペアより１つを選 択するようＭＯＳトランジスタにより構成された選択回
    路を有し、データ線対をプリチャージする電圧（以下、
    Ｖ＿Ｂ＿Ｌという）を発生する手段を有し、ＭＯＳトラ
    ンジスタを用いてデータ線対を電気的に同電位に至らし
    める手段を有し、選択回路とデータ線対をＭＯＳトラン
    ジスタを用いて接続する手段を有した半導体装置におい
    て、Ｖ＿Ｂ＿Ｌをソースとし、■をドレインとし、かつ
    イコライズ 時間をコントロールする入力を持つＭＯＳトランジスタ
    ＡとＶ＿Ｂ＿Ｌをソースとしデータ線をドレインとし、
    かつイコライズ時間をコントロールする入力を持つＭＯ
    ＳトランジスタＢのＶ＿Ｂ＿Ｌを供給する配線に電気的
    フローティングにできるように接続を切り離すことので
    きる素子を有し、またデータ線、データ線上と接続され
    ＭＯＳトランジスタＡ、Ｂとは反対側に配置される電位
    差動増幅回路間に電気的フローティングにできるように
    接続を切り離すことの出来る素子を有し、データ線対と
    電位差動増幅回路間に電気的フローティングにできるよ
    うに接続を切り離すことのできる素子を有することを特
    徴とする半導体装置。
JP63174014A 1988-07-12 1988-07-12 半導体装置 Pending JPH0223592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63174014A JPH0223592A (ja) 1988-07-12 1988-07-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63174014A JPH0223592A (ja) 1988-07-12 1988-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH0223592A true JPH0223592A (ja) 1990-01-25

Family

ID=15971131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63174014A Pending JPH0223592A (ja) 1988-07-12 1988-07-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH0223592A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245400A (ja) * 1990-02-21 1991-10-31 Mitsubishi Electric Corp 半導体メモリ装置
JPH0432100A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体記憶装置
JPH04183000A (ja) * 1990-11-16 1992-06-30 Nec Kyushu Ltd 半導体メモリ
JPH056691A (ja) * 1991-06-26 1993-01-14 Nec Ic Microcomput Syst Ltd 半導体メモリの冗長回路
US5607157A (en) * 1993-04-09 1997-03-04 Sega Enterprises, Ltd. Multi-connection device for use in game apparatus
JPH11120787A (ja) * 1997-05-07 1999-04-30 Lsi Logic Corp 自己修理回路を用い、且つ記憶位置を永久に不能としてメモリ動作を検査する方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178691A (ja) * 1983-03-29 1984-10-09 Fujitsu Ltd 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178691A (ja) * 1983-03-29 1984-10-09 Fujitsu Ltd 半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03245400A (ja) * 1990-02-21 1991-10-31 Mitsubishi Electric Corp 半導体メモリ装置
JPH0432100A (ja) * 1990-05-29 1992-02-04 Sharp Corp 半導体記憶装置
JPH04183000A (ja) * 1990-11-16 1992-06-30 Nec Kyushu Ltd 半導体メモリ
JPH056691A (ja) * 1991-06-26 1993-01-14 Nec Ic Microcomput Syst Ltd 半導体メモリの冗長回路
US5607157A (en) * 1993-04-09 1997-03-04 Sega Enterprises, Ltd. Multi-connection device for use in game apparatus
JPH11120787A (ja) * 1997-05-07 1999-04-30 Lsi Logic Corp 自己修理回路を用い、且つ記憶位置を永久に不能としてメモリ動作を検査する方法

Similar Documents

Publication Publication Date Title
US6985394B2 (en) Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices
US4999519A (en) Semiconductor circuit with low power consumption having emitter-coupled logic or differential amplifier
KR950030360A (ko) 반도체 기억장치
JPH11149793A (ja) 半導体記憶装置
KR930018582A (ko) 반도체 메모리장치의 비트라인 분리클럭 저너레이터
KR950009718A (ko) 고속 감지 증폭기
US6275429B1 (en) Memory device and equalizing circuit for memory device
US4730133A (en) Decoder circuit of a semiconductor memory device
US5715204A (en) Sense amplifier with hysteresis
KR940007888A (ko) 반도체 기억장치
JPH0223592A (ja) 半導体装置
KR100618066B1 (ko) 반도체 기억 장치
US6438042B1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
US6636453B2 (en) Memory circuit having a plurality of memory areas
KR100548560B1 (ko) 메모리 장치용 비트라인 프리차지 신호 발생기
US5929659A (en) Circuit and process for sensing data
KR100284150B1 (ko) 반도체 기억 장치
KR950001773A (ko) 반도체 메모리 장치
EP0417973B1 (en) Amplifier circuit having two inverters
KR100228525B1 (ko) 더미셀을 이용한 비트라인 센싱방법
US4780853A (en) Memory device
KR100732287B1 (ko) 패킷 명령어 구동형 반도체 메모리 장치
WO2002054405A2 (en) Memory architecture with controllable bitline lengths
JP2943543B2 (ja) 半導体スタティックメモリ
US6452832B2 (en) DRAM circuit and method of controlling the same