JPH0223653A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体素子を集積化して構成された集積回路
に関し、特にプログラム素子の集積回路に関する。

［従来の技術１ 本発明に於けるプログラム素子の従来例を第３に示す。

３０１の半導体基板上に基板とは異種導電型の拡散層３
０３を設け、その両端に電極３０４．３０５を形成する
。この時３０５の電極と３０３の拡散層の間に３０６の
アモルファスシリコンをはさむ。本素子の動作は、両電
極間に電圧、電流を印加し、印加前の数ＭΩ〜数ＧΩの
抵抗を数百Ω近傍程度まで低下させることでプログラム
するものである。この素子を集積化するには、従来第２
図の回路構成が用いられてきた。２０１は印加のための
電源、２０２は、スイッチング素子で、書き込み、非書
き込みを選択するスイッチであり、２０３が本プログラ
ム素子である。

［発明が解決しようとする課題］ プログラム素子の性能としては低電圧、低電流印加でよ
り低抵抗化が得られるものの方がよい。

実験結果から書き込み後の抵抗値は主として書き込み電
流に対して強く依存していることがわかった。したがっ
て第２図の回路ではスイッチ素子２０２のオン抵抗によ
って書き込み電流が規制されるため、書き込み後の低抵
抗化に限界があった。

また２０２のオン抵抗を下げるためには、−１１９的に
集積回路の集積度を犠牲にする必要があった。

［課題を解決するための手段］ 本発明はかかる課題を解決するために概プログラム素子
と並列にコンデンサーを接続するものである。

［実　施　例１ 本発明の実施例を第１図に示す。１０１は印加電圧、電
流発生のための電源、１０２は選択スイッチ素子、１０
４が概プログラム素子である。

本発明は、１０３のコンデンサーを１０４に並列に図の
如く接続するものである。このコンデンサーは、半導体
基板上の拡散容量や、配線と基板間の容量、二層配線間
の容量等によって形成される。

［発明の効果１ 第１図かられかるように、書込み時には、１０２の選択
スイッチがオンし、１０４のプログラム素子が書き込み
開始するとともにコンデンサー１０３に電荷が充電され
る。但しこの時には、１０２のオン抵抗のため過大な電
流を１０４に供給することができず１０４の低抵抗化に
限界がある。

次に１０２がオフした瞬間１０３への充電がストップし
、１０３の電荷が１０４を通じて放電される。この時に
は、スイッチ素子を通じていないために、１０４に過大
電流を流すことができ、瞬間的に１０４を所望の値まで
低抵抗化できる。

【図面の簡単な説明】

第１図は、本発明を示す集積回路の配線例を示す図。 第２図は、従来例を示す集積回路の配線例を示す図。 第３図は、本発明に於けるプログラム素子の構造断面図
。 以上 出願人　セイコーエプソン株式会社

Claims (1)

【特許請求の範囲】
1. アモルファスシリコンに、電圧、電流を印加することで
   プログラム可能な素子を集積化した集積回路に於いて、
   概プログラム素子と並列にコンデンサーを接続させたこ
   とを特徴とする集積回路。