JPH02236709A

JPH02236709A - タイミング信号発生装置、その誤り検出方法および装置

Info

Publication number: JPH02236709A
Application number: JP1059361A
Authority: JP
Inventors: Tsuguji Tateuchi; 舘内　嗣治; Kazunori Iwabuchi; 一則岩渕; Kiyoshi Honda; 聖志本田; Tsukasa Wakigami; 脇上　司
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-03-10
Filing date: 1989-03-10
Publication date: 1990-09-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、タイミング信号発生装置、その誤り検出方法
および装置に関する。

［従来の技術コデータやタイミング信号などの伝送において、ノイズ等
により伝送途中で誤りが発生する場合がある。このよう
な誤りを検出する方法として、従来、例えば、岩波講座
，情報科学−４「情報と符号の理論」　（岩波書店，　
１９８３、１）の１２３頁以下に記載されているような
，誤り検出方法が用いられていた。

第４図は従来技術による誤り検出方法を用いたタイミン
グ信号発生装置である。

第４図において、６０はクロツク信号によってタイミン
グ信号を出力するタイミング信号発生回路、６１はパリ
ティ生成回路、６２はパリティチェック回路である。６
３はタイミング信号，６４は上記タイミング信号のパリ
ティ信号、６５はパリティチェックの結果信号、６６は
伝送路である。

タイミング信号発生回路６０によって生成されたタイミ
ング信号６３は、パリテイ生成回路６１によって作られ
たパリティ信号６４と共に伝送路６６に出力される６伝
送路６６を介して伝送された上記タイミング信号とパリ
ティ信号は、バリティチェック回路６２によって、伝送
路途中で誤りが発生しなかったか否かを検査される。も
し、ノイズ等によってタイミング信号の一つが変化した
とすると、パリティチェック回路６２は、上記誤りを検
出し、誤動作した旨の結果信号６５を出力する。この結
果信号６５は、上位システム（図示せず）に伝達され、
システムの誤動作を未然に防止している。

［発明が解決しようとする課題］しかし，上記従来技術は、伝送路途中の誤り発生に関し
てのみ誤り検出できるものであり、タイミング発生回路
６０での誤りに関しては考慮されていなかった。すなわ
ち、次のような問題があった．タイミング信号発生回路６０は、クロック信号によって
順次所定のタイミング信号を出力する．ところが，ノイ
ズ等によって所定外のタイミング信号を出力したとする
と、パリティ生成回路６１では、この所定外の誤ったタ
イミング信号に対して正しいパリティ信号６４を生成す
る．そのため、後方に存在するパリティチェック回路６
２では、パリティエラーが発生せず，正しいタイミング
信号と判断する．すなわち、タイミング信号発生回路６
０の誤動作を検出できないという問題点があった。

本発明の目的は、上記従来技術の問題点を解決し、タイ
ミング信号発生手段の誤動作を検出する誤り検出方法お
よび装置を提供することにある．また、本発明の他の目
的は、誤り検出可能なタイミング信号発生装置を提供す
ることにある。

［課題を解決するための手段］上記目的を達成するため、本発明は、クロック信号によ
って動作し，タイミング信号を出力するタイミング信号
発生手段と、タイミング信号の現在の状態に基づいて次
ステップの状態を予測して出力する予測回路と、該予測
回路の出力する予測値と、前記タイミング信号発生手段
から出力される、該予測値が予測するステップに対応す
るタイミング信号とを比較して，不一致の場合に前記タ
イミング信号発生手段が誤動作していると判断する比較
手段とを備えて構成されるタイミング信号発生装置を提
供する６また、上記目的を達成するため，本発明は、タイミング
信号発生装置が出力するタイミング信号の波形パターン
が一定周期で繰り返すことを用いて，あるタイミング信
号の現在の状態に基づいて次ステップの状態を予測し，
かつ．当該次ステップにおいて実際に出力されたタイミ
ング信号を、前記予測値と比較して，不一致の場合に当
該タイミング信号発生装置が誤動作していると判断する
ことにより，信号発生装置における誤動作を検出する誤
り検出方法を提供する。

さらに、本発明は、クロック信号によって動，作し，タ
イミング信号を出力するタイミング信号発生手段を備え
たタイミング信号発生装置におけるタイミング信号発生
手段が出力するタイミング信号の波形パターンが一定周
期で繰り返すことを用いて、あるタイミング信号の現在
の状態に基づいて次ステップの状態を予測する予測回路
と、当該次ステップにおいて実際に出力されたタイミン
グ信号を，前記予測値と比較して、不一致の場合に前記
タイミング信号発生手段が誤動作していると判断する比
較手段とを備えて構成される，タイミング信号発生装置
の誤り検出装置を提供する．前記タイミング信号発生手
段は，例えば，組合せ回路とフリップフロップ回路とを
有して構成され．組合せ回路とフリップフロップ回路と
のループ回路によってタイミング信号を出力する．前記
予測回路は，好ましくは、例えば，組合せ回路と保持回
路とから成り、前記タイミング信号発生手段の出力を前
記組合せ回路に入力し，組合せ回路の出力を保持回路に
入力し，タイミング発生手段の次ステップの状態の予測
値を上記保持回路から出力する構成とすることができる
。

前記予測回路は，組み合わせ回路として、タイミング信
号発生手段を構成する組合せ回路を共通に用い，その出
力信号を保持回路で保持し、タイミング信号発生手段の
次ステップの状態を上記保持回路から出力する構成とす
ることもできる。

前記予測回路は、タイミング信号発生手段の次ステップ
の状態を複数種類予測し，これらの中から選択的に予測
値を出力する構成としてもよい．本発明の誤り検出方法
において、次ステップにおいて実際に出力されたタイミ
ング信号と、前記予測値とが不一致の場合に、当該タイ
ミング信号発生装置が誤動作していると判断すると共に
、該誤動作の判断結果を，当該タイミング発生装置から
タイミング信号の供給を受けている他の装置に対して出
力することが好ましい．また、本発明のタイミング信号発生装置，または、これ
に用いられる誤り検出装置は、各々，好ましくは、タイ
ミング信号発生手段へのクロック信号の供給を制御する
制御回路を設ける．そして，この制御回路は、前記タイ
ミング信号発生装置が誤動作していると判断された場合
に、該判断結果を受けて、クロックの供給を停止するよ
う構成しておく。

また、本発明の誤り検出方法にあっては、前記タイミン
グ信号発生装置が誤動作していると判断された場合に、
当該タイミング信号発生装置の動作を停止させることが
好ましい。

本発明のタイミング信号発生装置は、タイミング信号発
生装置から供給されるタイミング信号により、データの
書き込み、読み出し動作を制御する情報記憶制御装置、
例えば、磁気テープ記憶装置の制御装置、磁気ディスク
記憶装置の制御装置、光ディスク記憶装置の制御装置等
に好ましく搭載することができる。また、同様に、タイ
ミング信号発生装置から供給されるタイミング信号によ
り，動作を制御する情報処理装置に好ましく搭載するこ
とができる。

（以下余白）［作　用］クロック信号が入力される毎にタイミング信号発生手段
からは，１ステップずつ変化したタイミング信号を出力
する．一方，予測回路では、タイミング信号の現在の状
態から次のステップでの状態を予測し、その信号を出力
する。

上記二つの出力信号は比較手段によって比較される．タ
イミング信号発生手段が正しく動作し，クロック信号に
よって正しく次ステップのタイミング信号を出力すると
、上記両信号は一致し、比較手段は誤りなしの信号を出
力する．しかし、ノイズ等によって誤ったタイミング信
号を出力すると，上記両信号は不一致となり，比較手段
は不一致を示す信号を出力し、タイミング信号発生手段
の誤動作を検出する。

タイミング信号発生手段のクロック信号を阻止すること
ができる。その結果、誤動作時に、不要なタイミング信
号を出力しつづけることがなく、システムの誤動作を最
小限に留めることができる。

さらに、誤りの発生した時点でタイミング信号発生動作
を停止させることで、上位システムから誤動作発生時点
を知ることができる。

このように、本発明によれば、信頼性のあるタイミング
信号発生装置、および、その誤り検出方法を実現できる
．［実施例］以下、本発明の実施例について図面を用いて説明する。

第１図は本発明によるタイミング信号発生装置、および
、その誤り検出方法の一実施例の構成を示すブロック図
である。

第１図において，１はＡＮＤ回路やＯＲ回路等からなる
組合せ回路、２はフリップフロップ回路であり、この二
つでタイミング信号発生手段３を構成する。４は組合せ
回路、５は保持回路であり，この二つで予測回路６を構
成する。また，７はＦＯＲ回路等からなる比較回路，８
は保持回路、１０はＡＮＤ回路であり、これらで比較手
段９を構成する。

さらに、１１はタイミング信号発生手段３のクロック信
号、１２は予測回路６の構成要素である保持回路５のク
ロック信号、１３は比較手段９の保持回路８用クロック
信号である．１４はタイミング信号である。

また、第２図は、タイミング信号発生手段３および予測
回路６のより具体的な回路図である．第２図において、
組合せ回路１は、ＡＮＤ回路１９〜２２と、ＯＲ回路２
３および２４とを備えて構成される。また、フリップフ
ロツプ回路２は、ＪＫフリップフロツプ回路２５〜２７
からなる。

前記ＡＮＤ回路１９は、前記ＪＫフリップフロップ回路
２５の−ζ一出力、ＪＫフリップフロップ回路２６の可
出力およびＪＫフリップフロップ回路２７のＱ出力が入
力され，それらについての論理積をとる．前記ＡＮＤ回
路２０は，前記ＪＫフリップフロップ回路２５のＱ出力
．ＪＫフリップフロップ回路２６のＱ出力およびＪＫフ
リップフロップ回路２７の百出力が入力され、それらの
論理積をとる。また、ＡＮＤ回路２１は、前記ＪＫフリ
ップフロップ回路２５のＱ出力．ＪＫフリップフロップ
回路２６の゜ζ一出力およびＪＫフリップフロップ回路
２７のＱ出力が入力され，それらの論理積をとる．ＡＮ
Ｄ回路２２は、前記ＪＫフリップフロップ回路２５のて
出力、ＪＫフリップフロップ回路２６のＱ出力およびＪ
Ｋフリッププロップ回路２７のＱ出力が入力され、それ
らの論理積がとられる．ＯＲ回路２３は、前記ＡＮＤ１９および２０の出力の論
理和をとる。また，ＯＲ回ｌｌＩ２４は，ＡＮＤ回路２
１および２２の出力の論理和をとる。

前記ＪＫフリップフロップ回路２５は，前記ＡＮＤ回路
１９の出力をＪ端子に、ＡＮＤ回路２０の出力をＫ端子
に各々入力し、ＪＫフリップフロップ回路２６は、ＡＮ
Ｄ回路２１の出力をＪ端子に、ＡＮＤ回＃ｔ２２の出力
をＫ端子に入力する．ＪＫフリップフロップ回路２７は
、ＯＲ回路２３の出力をＪ端子に．ＯＲ回路２４の出力
をＫ端子に入力する。また．ＪＫフリップフロップ回路
２５，２６および２７のＱ出力は、それぞれタイミング
信号１４ａ，１４ｂおよび１４ｃとして出力され、また
、各ＱおよびＱ出力は、それぞれ組合せ回路４に送られ
る．組合せ回路４は、前記ＪＫフリップフロップ回路２５．
２６および２７の各Ｑおよび百出力について．ＪＫフリ
ップフロップ回路２ｓの−ζ−，２６のＱおよび２７の
Ｑについての論理積をとるＡＮＤ回路２８と、ＪＫフリ
ップフロップ回路２５のとるＡＮＤ回路２９と、ＪＫフ
リップフロップ回路２ＳのＱ，２６のＱおよび２７の可
についての論理積をとるＡＮＤ回路３０とを有している
。

また，組合せ回路４は，前記ＡＮＤ回路２８および２９
の出力の論理和をとるＯＲ回ｇ３１と、ＡＮＤ回路２９
および３０の出力の論理和をとるＯＲ回路３２と、ＡＮ
Ｄ回路３０および２８の出力の論理和をとる○Ｒ回路３
０とを有している．前記保持回路５は、Ｄ゛フリップフ
ロップ回路３４．３５および３６を有して構成され、前
記ＯＲ回路３１．３２および３３の出力が対応するＤ端
子に入力される．以下、第１図〜第３図を用い本実施例の動作について説
明する．期間Ｔ１では、ＪＫフリップフロップ回路２５〜２７の
出力１４ａ，１４ｂおよび１４ｃは、全てローレベルで
ある．その結果、ＡＮＤ回路１９の出力は、ハイレベル
となり．ＪＫフリップフロップ２５および２７のＪ端子
がハイレベルとなる．また、組合せ回路４のＡＮＤ回路
２８の出力もハイレベルとなり、Ｄフリップフロップ回
路３４および３６のＤ端子がハイレベルとなる．したが
って、次にクロック信号１１が入力されると、ＪＫフリ
ップフロツブ回路２５および２７の出力１４ａおよび１
４ｃはハイレベルとなる．また，クロック信号１２が入
力されると、Ｄフリップフロップ回路３４および３６の
出力１７ａおよび１７ｃは，ハイレベルとなる．上記，フリップフロップ回路２の出力１４と、保持回路
５の出力１７は、比較回路７で比較され、上記のように
両出力１４，１７は一致しているため、比較回路７の出
力１８はハイレベルとなる。

この比較回路７の出力１８は、ＡＮＤ回路１０を介して
入力されるクロック信号１３と、保持回路８によって保
持され、図示していない上位システムに対し，一致を示
す結果信号１５を出力する。

上述のようにクロック信号１１が入力される毎に、タイ
ミング信号発生装置は、Ｔ１→Ｔ２→Ｔ３→Ｔ４→Ｔ１
と変化して行く．次に、タイミング信号発生装置が誤動作した場合につい
て述べる。

期間Ｔｌ’では、ＪＫフリップフロップ回路２５〜２７
の出力１４ａ，１４ｂおよび１４ｃは、全てローレベル
である．したがって，前述のように，ＪＫフリップフロ
ップ回路２５および２７のＪ端子がハイレベル，Ｄフリ
ップフロップ回路３４および３６のＤ端子がハイレベル
となっている．この状態で、クロック信号１１が入力され、Ｔ２’にお
いて、ＪＫフリップフロップ回路２７が誤動作し、出力
１４ｃがハイレベルにならずロ一レベルになったとする
。一方、クロック信号１２によってＤフリップフロップ
回路３４および３６は正しく動作し、出力１７ａおよび
１７ｃはハイレベルになる。

上記両出力信号１４と１７は、比較回路７で比較される
。Ｔ２’では、１４ｃと１７ｃとが不一致であるため、
比較回路７の出力１８はローレベルとなる。この比較回
路７の出力１８は，クロック信号１３により保持回路８
に格納され保持される。保持回路８は、図示していない
上位システムに対し、不一致を示すローレベルの結果信
号１５を出力する。また、結果信号１５は、ＡＮＤ回路
１０に入力されているため，以降のクロック信号１３は
保持回路８に入力されず，保持回路８の出力１５はロー
レベルのまま保持される。

以上のように、タイミング信号発生手段３の出力１４を
予測回路６によって予測し，予測回路６の出力１７と前
記タイミング信号発生手段３の出力１４と比較手段９に
よって比較することで、上記タイミング信号発生手段３
の誤動作を検出することができる．第５図は、本発明によるタイミング信号の発生装置およ
びその誤り検出方法に係る他の実施例を示すブロック図
である．本実施例は，前記第１図に示す実施例と同様に、タイミ
ング信号発生手段３、予測回路６および比較手段９を備
えて構成される。

タイミング信号発生手段３は、組合せ回路１およびフリ
ップフロップ回路２を有して構成される。

また、比較手段９は、比較回路７，保持手段８およびＡ
ＮＤ回路１０を有して構成される．両手段３，４は、い
ずれも前述した第１図に示すものと同一に構成され，同
様に作用する．前記予測回路６は、組合せ回路と保持回路を有して構成
される点においては，前述した実施例と変らない．しか
し、本実施例の予開回路６は，組合せ回路として、前記
タイミング信号発生手段３の組合せ回路１を利用してい
る．すなわち，組合せ回路１の出力を保持回路５で保持
することで、タイミング信号発生手段３の出力を予測す
る構成となっている．また、第５図の実施例では、フリ
ップフロップ回路２と、保持回路５とを同一構成として
いる。

なお、各構成要素の細部については、対応する第２図に
示すものとほぼ同じである。

これにより、予測回路６は、タイミング信号発生手段と
同じような動作をするため，タイミング信号を予測可能
である。したがって、比較手段９によって両信号を比較
することでタイミング信号発生手段３の誤動作を検出す
ることができる。

第６図に示す実施例は、組合せ回路をＲＯＭ（リード・
オンリー・メモリ）で構成した、タイミング信号発生装
置およびその誤り検出方法に係るさらに他の実施例であ
る。

第６図において，３７はＲＯＭであり、ＲＯＭ３７とフ
リップフロップ回路２とでタイミング信号発生手段３を
構成する．３８はＲＯＭであり、ＲＯＭ３８と保持回路
５とで予測回路６を構成する。ＲＯＭ３７および３８に
は、例えば，第３図に示すタイミング信号１４ａ，１４
ｂおよび１４ｃの各々について、Ｔ１〜Ｔ４の各周期毎
の波形パターンを、９１″と“０”に対応させて記憶し
てある。各周期の波形パターンデータは、その周期の前
のタイミング信号の波形パターンをアドレスとして格納
される．本実施例は、ＲＯＭ３７のアドレス入力端にタイミング
信号を入力し、ＲＯＭ３７の出力信号をフリップフロッ
プ回路２に入力し、クロック信号１１の入力によって次
ステップのタイミング信号１４を出力する。

一方、ＲＯＭ３８のアドレス入力端に、前記タイミング
信号１４を入力し、ＲＯＭ３８から次ステップのタイミ
ング信号の状態を得る。このＲＯＭ３８の出力信号を保
持回路５で保持し、保持回路５からのタイミング信号の
予測信号と、前記タイミング信号１４とを比較手段９で
比較することで、タイミング信号発生手段３の誤動作を
検出することができる。

なお、本実施例および後の他の実施例において、ＲＯＭ
は、好ましくは，ＰＲＯＭ，ＥＰＲＯＭ等を用いること
ができる。また．ＲＡＭを用いてもよい．第７図はタイミング信号発生装置およびその誤り検出方
法のさらに他の実施例を示す。

本実施例は、ＲＯＭ３７およびフリップフロップ回路２
を有するタイミング信号発生手段３と，保持回路５およ
び組合せ回路４を有する予測回路６と、比較手段９とを
備えて構成される。

本実施例は、第１図の実施例に比べ、組合せ回路１の代
わりにＲＯＭ３７を用い、保持回路５と組合せ回路４の
順を入れ換えた予測回路６で構成した点が主な相違点で
ある。

現ステップのタイミング信号１４を保持回路５で保持し
，その後、組合せ回路４によって次ステップのタイミン
グ信号を予測し出力する。この予測信号と，クロック信
号１１によって次ステップに変化したタイミング信号１
４とを比較手段９で比較することで，タイミング信号発
生手段３の誤動作を検出することができる。

第８図は、タイミング信号発生装置およびその誤り検出
方法の他の実施例である．本実施例は、前記した各実施例において用いられている
ものと同様に構成されるタイミング信号発生手段３およ
び比較手段９と、本実施例固有の構成を有する予測回路
６とを有して構成される。

予測回路６は、二つの組合せ回路４０および４１と，こ
れらに対応して接続される二つの保持回路４２および４
３と、該保持回路４２および４３の出力を切り替えて出
力する切替回路４４とを有して構成される。

本実施例は、次のように動作する。

すなわち，タイミング信号発生手段３から出力されたタ
イミング信号１４は，二つの組合せ回路４０および４１
に入力される。これを受けて、組合せ回路４２および４
３は、各々の組合せ回路痛成に従って、次ステップの予
測信号を出力する。

これらの予測信号は、各々対応する保持回路４２および
４３に保持され，２種類の予測信号が得られる。

この２種類の予測信号は、切替回路４４に入力され、上
位システムや図示していない他の回路からの切替信号４
５によって、上記２種類のうち、いずれか一方が選択さ
れる。この選択された予瀾信号とタイミング信号１４と
を比較手段で比較することで、前記タイミング信号発生
手段３の誤動作を検出することができる。

すなわち、本実施例によれば，第１のモード時では、組
合せ回路４０と保持回路４２で得た予測信号で、第２の
モード時では、組合せ回路４１と保持回路４３で得た予
測信号で、それぞれタイミング信号１４を比較すること
により，モードによって動作が変化するタイミング信号
発生手段３の誤動作を検出することができる。

第９図は、タイミング信号発生装置およびその誤り検出
方法の他の実施例である。

第９図の実施例は第１図に示す実施例を基本とし、これ
に、新たに制御回路４６、リセット信号４７を付加した
ものである。

前述の実施例と同様に、本実施例は，タイミング信号発
生手段３が誤動作した時、比較手段９からはローレベル
の誤動作を示す結果信号１５が出力しつづける．このロ
ーレベル信号が出力されると、制御回路４６は，タイミ
ング信号発生手段３にクロック信号１１を入力しないよ
うに動作する．このため、誤動作が発生した後は、タイ
ミング信号発生手段３は動作せず、現状の状態で停止す
る。

本実施例によれば、誤ったタイミング信号１４を出力し
つづけることがなく、タイミング信号１４を用いるシス
テムの誤動作範囲を最小限に留めることができる。また
、上位システムが上記誤りを検出した旨を知らせるロー
レベルの結果信号１５を受け、その対策終了後、リセッ
ト信号４７を比較手段９の保持回路８に入力することで
読出力をハイレベルに戻し、再びタイミング信号発生手
段３を動作させることが可能である。

上記した各実施例のタイミング信号発生装置は、例えば
、情報処理装置のタイミング信号発生装置として用いる
ことができる。具体的には、磁気テープ記憶装置（以下
ＭＴ制御装置と略記する）、磁気または光ディスク記憶
装置等における制御装置の動作の基準となるタイミング
を生成する装置として好適である。また、本発明は、こ
れらの他、タイミング信号によりシーケンス動作を実行
するシーケンス制御に適用することかできる。例えば、
コンピュータ内部の制御装置、コンピュータを用いた各
種制御装置等におけるクロック発生装置，タイミング信
号発生装置に用いることができる．第１０図に本発明の
タイミング信号発生装置をＭＴ制御装置に適用した一実
施例を示す。

第１０図において、４８はＭＴ制御装置全体を制御する
中央演算処理装置（ＣＰＵと略記する），４９はクロッ
ク信号発生回路、５０は本発明のタイミング信号発生装
置．５１．５２は双方向データバッファ，５３はデータ
を一時記憶するデータバッファ、５４はＭＴ廃動装置５
５を制御するＭＴ制御回路である。

ＭＴに記憶されたデータは、ＭＴ［動装置５５、ＭＴ制
御回路５４によって読み出され、双方向バッファ５１を
介してバッファメモリ５３に書き込まれる。その後，バ
ッファメモリ５３から上記デ一夕は読み出され、双方向
バッファ５２を介してホストコンピュータ（図示せず）
に送られる．上記一連の動きは、ＣＰＵ４８によって制
御されるが、バッファメモリ５３への書き込み，読み出
し、双方向バッファ５１．５２の向きの制御等は、タイ
ミング信号発生装置５ｏによって制御される。

また、バッファメモリ５３への書き込み，読み出し動作
中に、タイミング信号発生装置５０が誤動作したとき，
その旨は結果信号１５によりＣＰＵ４８に伝えられ、Ｍ
Ｔ制御装置全体の誤動作を未然に防止することができる
。

第１０図では、タイミング信号発生装置５０をＭＴ制御
装置に適用した例であるが，上述したように、ディスク
制御装置、プリンタ制御装置などの各種制御装置や，パ
ーソナルコンピュータやワードプロセッサなどメモリ回
路用のタイミング信号発生部など、タイミング信号の必
要とする個所であればいずれの場合も、本発明のタイミ
ング信号発生装置を用いることができる。

［発明の効果］本発明によれば、ノイズ等によりタイミング信号発生手
段が誤動作した場合、この誤りを検出することができ、
誤った処理を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は前記実施例の構成に用いられるタイミング信号発
生手段および予測回路の構成の一例を示すブロック図、
第３図は第１図に示す実施例の各部の波形を示すタイミ
ングチャート、第４図は従来技術によるタイミング信号
発生装置を示すブロック図、第５図、第６図、第７図、
第８図および第９図は各々本発明の他の実施例を示すブ
ロック図、第１０図は本発明のタイミング信号発生装置
をＭＴ制御装置に適用した一実施例を示すブロック図で
ある。３・・・タイミング信号発生手段、４・・・組合せ回路
、５・・・保持回路、６・・・予測回路，９・・・比較
手段、１４ｃ＋７ｃ１０，１９，２０，２１，２２，２８，２９．３０　　
　　　・・・ＡＮＤ回路，２３，２４，３１，３２．３
３・・・ＯＲ回路、２５，２６，２７・・・ＪＫフリッ
プフロップ回路、３４，３５，３６・・・Ｄフリップフ
ロップ回路。・３タイミング信号発生手段

Claims

【特許請求の範囲】１、クロック信号によって動作し、タイミング信号を出
力するタイミング信号発生手段と、タイミング信号の現
在の状態に基づいて次ステップの状態を予測して出力す
る予測回路と、該予測回路の出力する予測値と、前記タ
イミング信号発生手段から出力される、該予測値が予測
するステップに対応するタイミング信号とを比較して、
不一致の場合に前記タイミング信号発生手段が誤動作し
ていると判断する比較手段とを備えて構成されることを
特徴とするタイミング信号発生装置。２、クロック信号によって動作し、タイミング信号を出
力するタイミング信号発生装置における誤動作を検出す
る誤り検出方法であって、前記タイミング信号発生装置が出力するタイミング信号
の波形パターンが一定周期で繰り返すことを用いて、あ
るタイミング信号の現在の状態に基づいて次ステップの
状態を予測し、かつ、当該次ステップにおいて実際に出
力されたタイミング信号を、前記予測値と比較して、不
一致の場合に当該タイミング信号発生装置が誤動作して
いると判断することを特徴とする、タイミング信号発生
装置の誤り検出方法。３、クロック信号によって動作し、タイミング信号を出
力するタイミング信号発生手段を備えたタイミング信号
発生装置における誤動作を検出する誤り検出装置であっ
て、前記タイミング信号発生手段が出力するタイミング信号
の波形パターンが一定周期で繰り返すことを用いて、あ
るタイミング信号の現在の状態に基づいて次ステップの
状態を予測する予測回路と、当該次ステップにおいて実
際に出力されたタイミング信号を、前記予測値と比較し
て、不一致の場合に前記タイミング信号発生手段が誤動
作していると判断する比較手段とを備えて構成すること
を特徴とする、タイミング信号発生装置の誤り検出装置
。４、クロック信号によって動作し、タイミング信号を出
力するタイミング信号発生装置における誤動作を検出す
る誤り検出方法であって、前記タイミング信号発生装置が出力するタイミング信号
の現在の状態に基づいて次ステップの状態を予測し、か
つ、当該次ステップにおいて実際に出力されたタイミン
グ信号を、前記予測値と比較して、不一致の場合に当該
タイミング信号発生装置が誤動作していると判断すると
共に、該誤動作の判断結果を、当該タイミング発生装置
からタイミング信号の供給を受けている他の装置に対し
て出力することを特徴とする、タイミング信号発生装置
の誤り検出方法。５、前記タイミング信号発生手段へのクロック信号の供
給を制御する制御回路を設け、該制御回路は、前記タイ
ミング信号発生装置が誤動作していると判断された場合
に、該判断結果を受けて、クロックの供給を停止するよ
う構成することを特徴とする請求項１記載のタイミング
信号発生装置、または、請求項３記載のタイミング信号
発生装置の誤り検出装置。６、前記タイミング信号発生装置が誤動作していると判
断された場合に、当該タイミング信号発生装置の動作を
停止させることを特徴とする請求項２または４記載のタ
イミング信号発生装置の誤り検出方法。７、前記予測回路が、タイミング信号発生手段の次ステ
ップの状態を複数種類予測し、これらの中から選択的に
予測値を出力するものである請求項１もしくは５記載の
タイミング信号発生装置、または、請求項３もしくは５
記載の、タイミング信号発生装置の誤り検出装置。８、前記次ステップの状態を予測するに際し、複数種類
予測し、これらの中から選択した予測値と、当該次ステ
ップにおいて実際に出力されたタイミング信号とを比較
することを特徴とする請求項２、４または６記載のタイ
ミング信号発生装置の誤り検出方法。９、クロック信号によって動作し、タイミング信号を出
力するタイミング信号発生装置における誤動作を検出す
る誤り検出方法であって、前記タイミング信号発生装置についての、正しいクロッ
ク信号に基づかない動作により、または、正しいクロッ
ク信号に対する不動作により出力されるタイミング信号
を、あるタイミング信号の現在の状態に基づいて予測さ
れる次ステップの状態と比較して、両者が不一致の場合
に当該タイミング信号発生装置が誤動作していると判断
することを特徴とする、タイミング信号発生装置の誤り
検出方法。１０、請求項１もしくは５記載のタイミング信号発生装
置を備え、該タイミング信号発生装置から供給されるタ
イミング信号により、データの書き込み、読み出し動作
を制御する情報記憶制御装置。１１、請求項１もしくは５記載のタイミング信号発生装
置を備え、該タイミング信号発生装置から供給されるタ
イミング信号により、動作を制御する情報処理装置。