JPH02237119A - バンプ電極形成方法 - Google Patents
バンプ電極形成方法Info
- Publication number
- JPH02237119A JPH02237119A JP1058475A JP5847589A JPH02237119A JP H02237119 A JPH02237119 A JP H02237119A JP 1058475 A JP1058475 A JP 1058475A JP 5847589 A JP5847589 A JP 5847589A JP H02237119 A JPH02237119 A JP H02237119A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- wire
- wedge
- shaped tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子等の電子部品のバンプ電極形成方法
に関するものである。
に関するものである。
（従来の技術）
半導体素子等の電子部品の接続方法にはワイヤ接続方法
、ＴＡＢ （ Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ ）接続方法、フリップチップ接続方法等が用
いられている。ＴＡＢ接続方法、フリップチップ接続方
法は半導体素子の総ての電極を一括で接続できるので、
ワイヤ接続方法に比べて接続工数の低減が図れるという
特徴がある。しかし、これらの接続方法では半導体素子
の電極に突起状のバンプ電極を形成する必要がある。
、ＴＡＢ （ Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ ）接続方法、フリップチップ接続方法等が用
いられている。ＴＡＢ接続方法、フリップチップ接続方
法は半導体素子の総ての電極を一括で接続できるので、
ワイヤ接続方法に比べて接続工数の低減が図れるという
特徴がある。しかし、これらの接続方法では半導体素子
の電極に突起状のバンプ電極を形成する必要がある。
従来のバンプ電極形成方法は「最新 サーフェス・マウ
ント・テクノロジーＪ （１９８６年５月２５日）株
式会社工業調査会発行ｐ．１７５〜１７６に記載される
ように半導体素子のウェーハ状態で形成される。その工
程断面図を第８図に示す。第８図において、（ａ）１の
シリコンウェーハ上には２のＭ電極及び３の窒化シリコ
ン等の保護膜が形成されている。Φ）その上に４のＴｉ
／Ｐｄ等のバリャメタルをウェーハ全面に蒸着法で形成
し、（Ｃ）Ｍ電極２の上部が開口するように５のレジス
ト形成する。（ｄ）次にバリャメタル４に通電してＡｕ
めっきを行い、６のＡｕバンプ電極を形成する。（ｅ）
更にレジスト５を除去及び不要部分のバリャメタル４を
エッチングしてＡｕバンプ電極６を完成する。又、バリ
ャメタル、バンプ材料を変えることにより種々のバンプ
電極を前述と同様の工程で形成することが出来る。
ント・テクノロジーＪ （１９８６年５月２５日）株
式会社工業調査会発行ｐ．１７５〜１７６に記載される
ように半導体素子のウェーハ状態で形成される。その工
程断面図を第８図に示す。第８図において、（ａ）１の
シリコンウェーハ上には２のＭ電極及び３の窒化シリコ
ン等の保護膜が形成されている。Φ）その上に４のＴｉ
／Ｐｄ等のバリャメタルをウェーハ全面に蒸着法で形成
し、（Ｃ）Ｍ電極２の上部が開口するように５のレジス
ト形成する。（ｄ）次にバリャメタル４に通電してＡｕ
めっきを行い、６のＡｕバンプ電極を形成する。（ｅ）
更にレジスト５を除去及び不要部分のバリャメタル４を
エッチングしてＡｕバンプ電極６を完成する。又、バリ
ャメタル、バンプ材料を変えることにより種々のバンプ
電極を前述と同様の工程で形成することが出来る。
しかし以上に述べた方法ではウェーハ状態でバンプ電極
を形成するので、多大のバンプ製造設備が必要で製造工
程が複雑であり、又、チップ状態で入手した半導体素子
にはバンプ形成が出来ないという問題があり、出来るだ
け箇便な方法でバンプが形成出来ることが望まれていた
。又、特開昭６２−２１１９３７号公報に記載されてい
るように、キャピラリーを使用してポールポンディング
によりバンプ電極を形成する方法が知られている。
を形成するので、多大のバンプ製造設備が必要で製造工
程が複雑であり、又、チップ状態で入手した半導体素子
にはバンプ形成が出来ないという問題があり、出来るだ
け箇便な方法でバンプが形成出来ることが望まれていた
。又、特開昭６２−２１１９３７号公報に記載されてい
るように、キャピラリーを使用してポールポンディング
によりバンプ電極を形成する方法が知られている。
しかし、この方法では第９図の断面構造に示すように、
１１０半導体素子上の電極１２に形成したバンプ電極１
６の表面の形状が平坦にならず、ワイヤの切断部がバン
プの中心にあるため中心に突起のある形状となりバンプ
の高さが不揃いとなる。このような形状では、基板上に
フリップチップ接続を行った場合、第１０図の接続断面
図に示すように半導体素子１１のバンプ電極１６の高さ
が不揃いなので基仮１７の電極１８との接合部で均一な
接合状態とならず、十分な接合強度が得られないという
問題がある。又、前記バンプ電極を形成した半導体素子
にＴＡＢ接続用のフィンガーリードを接続する場合、第
１１図の接続断面図に示すようにバンプ電極１６の表面
中央部に突起部があるため、フィンガーリード１９は、
ずれて接続されてしまい、接続の信転性が低下するとい
う問題がある。
１１０半導体素子上の電極１２に形成したバンプ電極１
６の表面の形状が平坦にならず、ワイヤの切断部がバン
プの中心にあるため中心に突起のある形状となりバンプ
の高さが不揃いとなる。このような形状では、基板上に
フリップチップ接続を行った場合、第１０図の接続断面
図に示すように半導体素子１１のバンプ電極１６の高さ
が不揃いなので基仮１７の電極１８との接合部で均一な
接合状態とならず、十分な接合強度が得られないという
問題がある。又、前記バンプ電極を形成した半導体素子
にＴＡＢ接続用のフィンガーリードを接続する場合、第
１１図の接続断面図に示すようにバンプ電極１６の表面
中央部に突起部があるため、フィンガーリード１９は、
ずれて接続されてしまい、接続の信転性が低下するとい
う問題がある。
（発明が解決しようとする課題）
本発明は、上述した従来から用いられているはんだ＋
Ｎ＋ Ｃｕ， Ａｕ等の金属のバンプ電極形成方法の種
々の問題点を解決し、簡便な方法でチップ状態の半導体
素子上にも形状の優れたバンプ電極を形成出来る方法を
提供するものである。
Ｎ＋ Ｃｕ， Ａｕ等の金属のバンプ電極形成方法の種
々の問題点を解決し、簡便な方法でチップ状態の半導体
素子上にも形状の優れたバンプ電極を形成出来る方法を
提供するものである。
（課題を解決するための手段、作用）
上記目的を達成するため、本発明に係わるバンプ形成方
法は、はんだ， Ａｊ２． Ｃｕ， Ａｕ等の金属ワ
イヤをウェッジ形のツールで電子部品の電極上に押圧接
合後、押圧接合した金属ワイヤの接合端部からワイヤを
切断してバンプ電極を形成するようにしたものである。
法は、はんだ， Ａｊ２． Ｃｕ， Ａｕ等の金属ワ
イヤをウェッジ形のツールで電子部品の電極上に押圧接
合後、押圧接合した金属ワイヤの接合端部からワイヤを
切断してバンプ電極を形成するようにしたものである。
この方法により、チップ状態の半導体素子にも簡便に、
バンプ電極表面の平坦なバンプ電極を形成することが出
来る。
バンプ電極表面の平坦なバンプ電極を形成することが出
来る。
又、ウェッジ形のツールのバックラジアス部にはんだ，
／Ｖ， Ｃｕ． Ａｕ等の金属ワイヤを押圧する突起
を設けることにより、前記金属ワイヤの接合端部でのワ
イヤ切断が容易となり、切断形状が整えられパリ等の発
生が殆どなくなる。前記バックラジアス部の突起の高さ
は金属材料、ワイヤ径、ボンディング条件等によるがせ
いぜい１０一もあれば十分である。
／Ｖ， Ｃｕ． Ａｕ等の金属ワイヤを押圧する突起
を設けることにより、前記金属ワイヤの接合端部でのワ
イヤ切断が容易となり、切断形状が整えられパリ等の発
生が殆どなくなる。前記バックラジアス部の突起の高さ
は金属材料、ワイヤ径、ボンディング条件等によるがせ
いぜい１０一もあれば十分である。
特にＴＡＢ接続用のバンプ電極形成方法において、バン
プ電極表面に凹部形成するようにウェッジ形のツールの
金属ワイヤを押圧するボンディング面の一部に凸部を設
けることにより、インナーリード接合時にフィンガーリ
ードの安定化を図ることが出来、接続の信頼性を更に向
上させることが出来る。前記凸部形状の高さは１〜１０
μｍ、幅はリード幅及びリードのアライメント精度等に
より決定される。又、凸部の方向は、バンプ電極形成後
の凹部がリードの方向と一致すれば良く、ウェッジ形の
ツールのボンディング表面では金属ワイヤと同一方向で
も直交方向でも良く、更には両方向に設けても良い。
プ電極表面に凹部形成するようにウェッジ形のツールの
金属ワイヤを押圧するボンディング面の一部に凸部を設
けることにより、インナーリード接合時にフィンガーリ
ードの安定化を図ることが出来、接続の信頼性を更に向
上させることが出来る。前記凸部形状の高さは１〜１０
μｍ、幅はリード幅及びリードのアライメント精度等に
より決定される。又、凸部の方向は、バンプ電極形成後
の凹部がリードの方向と一致すれば良く、ウェッジ形の
ツールのボンディング表面では金属ワイヤと同一方向で
も直交方向でも良く、更には両方向に設けても良い。
又、フリップチップ接続用のバンプ電極形成方法におい
て、はんだバンプ接続のように特にバンプ電極形状を球
状にする場合には、前記のウェッジ形のツールによるバ
ンプ電極形成後にバンプ金属を加熱溶融して整形し、良
好な球状の形状をしたバンプ電極を形成することが出来
る。
て、はんだバンプ接続のように特にバンプ電極形状を球
状にする場合には、前記のウェッジ形のツールによるバ
ンプ電極形成後にバンプ金属を加熱溶融して整形し、良
好な球状の形状をしたバンプ電極を形成することが出来
る。
上記方法は必ずしも半導体素子のバンプ電極だけではな
く、基板やチップ部品等の電子部品のバンプ電極形成に
も適用出来る。
く、基板やチップ部品等の電子部品のバンプ電極形成に
も適用出来る。
以下、本発明の実施例について、図面を用いて具体的に
説明する。
説明する。
（実施例）
実施例１
第１図は本発明の第一の実施例を説明するためのバンプ
電極形成の工程断面図である。第１図において、２１は
半導体素子、２２はＮ電極、２３は窒化シリコンによる
保護膜、２４はφ３０即Ａｊワイヤ、２６はＭバンプ電
極、２７はウェッジ形のツールである。
電極形成の工程断面図である。第１図において、２１は
半導体素子、２２はＮ電極、２３は窒化シリコンによる
保護膜、２４はφ３０即Ａｊワイヤ、２６はＭバンプ電
極、２７はウェッジ形のツールである。
第１図（ａ）に示すようにウェッジ形のツール２７にセ
ットされたφ３０ｒｒｍＡ１ワイヤ２４を半導体素−ｊ
二’２１（７）Ａｌ電極２２上に降下させ、Ｍワイヤ２
４の先端がウェッジ形のツール２７よりとび出さないよ
うにして、超音波及び２５ｇの加圧力をかけてＭワイヤ
２４を電極２２に接合した。
ットされたφ３０ｒｒｍＡ１ワイヤ２４を半導体素−ｊ
二’２１（７）Ａｌ電極２２上に降下させ、Ｍワイヤ２
４の先端がウェッジ形のツール２７よりとび出さないよ
うにして、超音波及び２５ｇの加圧力をかけてＭワイヤ
２４を電極２２に接合した。
この後第１図（ロ）に示すように、ウェッジ形のツール
２７を上昇してＮワイヤ２４を切断してＭバンプ電極２
６を半導体素子２１上のＡｔ１ｔ極２２上に形成した。
２７を上昇してＮワイヤ２４を切断してＭバンプ電極２
６を半導体素子２１上のＡｔ１ｔ極２２上に形成した。
この結果高さ１２μｍのＮバンプ電掻を形成することが
出来た。
出来た。
以上の工程を繰り返して半導体素子２１の所定のＭ電極
２２上にＭバンプ電極２６を形成した。
２２上にＭバンプ電極２６を形成した。
実施例２
第２図，第３図は本発明の第二の実施例を説明するため
のウェッジ形のツールとバンプ電極形成工程の断面図で
ある。第２図及び第３図において、３７はウェッジ形の
ツール、３８はウェッジ形のツール３７のバックラジア
ス部の突起、３１は基板、３２はＣｕ導体にＡｕめっき
した電極、３４はφ５０）ｔｍ Ａ ｕワイヤ、３６は
Ａｕバンプ電極である。
のウェッジ形のツールとバンプ電極形成工程の断面図で
ある。第２図及び第３図において、３７はウェッジ形の
ツール、３８はウェッジ形のツール３７のバックラジア
ス部の突起、３１は基板、３２はＣｕ導体にＡｕめっき
した電極、３４はφ５０）ｔｍ Ａ ｕワイヤ、３６は
Ａｕバンプ電極である。
第２図のウェッジ形のツール３７のバックラジアス部に
は５μｍの高さの突起３８が形成されている。このウェ
ッジ形のツール３７を用いてバンプ電極を形成するには
、第３図（ａ）に示すようにウェッジ形のツール３７に
セントされたφ５０μｍＡｕワイヤ３４を基ｖｉ．３１
の電極３２上に降下させ、Ａｕワイヤ３４の先端がウェ
ッジ形のツール３７よりとび出さないようにして、超音
波及び４０ｇの加圧力をかけてＡｕワイヤ３４を電極３
２に接合する。
は５μｍの高さの突起３８が形成されている。このウェ
ッジ形のツール３７を用いてバンプ電極を形成するには
、第３図（ａ）に示すようにウェッジ形のツール３７に
セントされたφ５０μｍＡｕワイヤ３４を基ｖｉ．３１
の電極３２上に降下させ、Ａｕワイヤ３４の先端がウェ
ッジ形のツール３７よりとび出さないようにして、超音
波及び４０ｇの加圧力をかけてＡｕワイヤ３４を電極３
２に接合する。
このときバックラジアス部の突起３ＢはＡｕワイヤ３４
の接合端部でＡｕワイヤ３４を押圧している。
の接合端部でＡｕワイヤ３４を押圧している。
この後第３図（ｂ）に示すように、ウェッジ形のツール
３７を上昇してＡｕワイヤ３４を切断してＡｕバンプ電
極３６を基板３ｌ上の電極３２上に形成した。このとき
Ａｕワイヤ３４の切断は前記第３図（ａ）に記載したよ
うに、Ａｕワイヤ３４の接合端部が押圧され、くびれで
いるため容易に切断することが出来、切断形状も殆どパ
リが見られず良好なバンプ電極形状を示した。この結果
高さ１５μｍのＡｕバンプ電極を形成することが出来た
。
３７を上昇してＡｕワイヤ３４を切断してＡｕバンプ電
極３６を基板３ｌ上の電極３２上に形成した。このとき
Ａｕワイヤ３４の切断は前記第３図（ａ）に記載したよ
うに、Ａｕワイヤ３４の接合端部が押圧され、くびれで
いるため容易に切断することが出来、切断形状も殆どパ
リが見られず良好なバンプ電極形状を示した。この結果
高さ１５μｍのＡｕバンプ電極を形成することが出来た
。
以上の工程を繰り返して基板３１の所定の電極３２上に
Ａｕバンプ電極３６を形成した。
Ａｕバンプ電極３６を形成した。
実施例３
第４図〜第６図は本発明の第三の実施例を説明するため
のウェッジ形のツールとバンプ電極形成工程及びインナ
ーリード接合状態を示す断面図である。第４図、第５図
及び第６図において、４７はウェッジ形のツール、４日
はウェッジ形のツール４７の金属ワイヤを押圧するボン
ディング面の凸部、２ｌは半導体素子、２２はＭ電極、
２３は窒化シリコンによる保護膜、３４はφ５０ａｓＡ
ｕワイヤ、４６はＡｕバンプ電極、４９はフィンガーリ
ードである。
のウェッジ形のツールとバンプ電極形成工程及びインナ
ーリード接合状態を示す断面図である。第４図、第５図
及び第６図において、４７はウェッジ形のツール、４日
はウェッジ形のツール４７の金属ワイヤを押圧するボン
ディング面の凸部、２ｌは半導体素子、２２はＭ電極、
２３は窒化シリコンによる保護膜、３４はφ５０ａｓＡ
ｕワイヤ、４６はＡｕバンプ電極、４９はフィンガーリ
ードである。
第４図のウェッジ形のツール４７のボンディング面には
３ ｐｒｎの高さで幅７０−の凸部４８がＡｕワイヤ３
４と直交する方向で形成されれている。このウェッジ形
のツール４７を用いてバンプ電極を形成するには、第５
図（ａ）に示すようにウェッジ形のツール４７にセット
されたφ５０−Ａｕワイヤ３４を半導体素子２１のＭ電
極２２上に降下させ、超音波及び４０ｇの加圧力をかけ
てＡｕワイヤ３４を電極２２に接合する。このときボン
ディング面の凸部４８はＡｕワイヤ３４の接合部の上部
でＡｕワイヤ３４を押圧し同ワイヤに凹部を形成する。
３ ｐｒｎの高さで幅７０−の凸部４８がＡｕワイヤ３
４と直交する方向で形成されれている。このウェッジ形
のツール４７を用いてバンプ電極を形成するには、第５
図（ａ）に示すようにウェッジ形のツール４７にセット
されたφ５０−Ａｕワイヤ３４を半導体素子２１のＭ電
極２２上に降下させ、超音波及び４０ｇの加圧力をかけ
てＡｕワイヤ３４を電極２２に接合する。このときボン
ディング面の凸部４８はＡｕワイヤ３４の接合部の上部
でＡｕワイヤ３４を押圧し同ワイヤに凹部を形成する。
この後第５図（ｔ））に示すように、ウェッジ形のツ一
ル４７を上昇してＡｕワイヤ３４を切断してＡｕバンプ
電極４６を半導体素子２１上のＭ電極２２上に形成する
。このときＡｕバンプ電極４６の表面にはウェッジ形の
ツール４７の凸部４８で型押しされた３−の深さで幅７
０μｍの凹部溝が形成されている。このときのＡｕバン
プ電極の高さは１６−で形成することが出来た。
ル４７を上昇してＡｕワイヤ３４を切断してＡｕバンプ
電極４６を半導体素子２１上のＭ電極２２上に形成する
。このときＡｕバンプ電極４６の表面にはウェッジ形の
ツール４７の凸部４８で型押しされた３−の深さで幅７
０μｍの凹部溝が形成されている。このときのＡｕバン
プ電極の高さは１６−で形成することが出来た。
以上の工程を繰り返して半導体素子２１の所定のＭ電極
２２上にＡｕバンプ電極４６を形成した。
２２上にＡｕバンプ電極４６を形成した。
第５図で形成した凹部を有するＡｕバンプ電極４６にイ
ンナーリード接合を行うと、第６図に示すようにフィン
ガーリード４９はＡｕバンプ電極４６の凹部溝内に嵌ま
り込むので、フィンガーリード４９がＡｕバンプ電極４
６からずれ落ちることなく、良好なインナーリード接合
を行うことが出来る。
ンナーリード接合を行うと、第６図に示すようにフィン
ガーリード４９はＡｕバンプ電極４６の凹部溝内に嵌ま
り込むので、フィンガーリード４９がＡｕバンプ電極４
６からずれ落ちることなく、良好なインナーリード接合
を行うことが出来る。
実施例４
第７図は本発明の第四の実施例を説明するためのバンプ
電極形成工程の断面図である。第７図において、５１は
半導体素子、５２はＣｕ電極、５３は窒化シリコンによ
る保護膜、５４はφ１００ｎのＳｎ − Ｐｂ共晶はん
だワイヤ、５６ははんだバンプ電極、５７はウェッジ形
のツールである。
電極形成工程の断面図である。第７図において、５１は
半導体素子、５２はＣｕ電極、５３は窒化シリコンによ
る保護膜、５４はφ１００ｎのＳｎ − Ｐｂ共晶はん
だワイヤ、５６ははんだバンプ電極、５７はウェッジ形
のツールである。
第７図（ａ）に示すようにウェッジ形のツール５７にセ
ットされたφ１ ０ ０ｐｍＳｎ−Ｐｂ共晶はんだワイ
ヤ５４を半導体素子５１のＣｕ電極５２上に降下させ、
超音波及び１００ｇの加圧力をかけてはんだワイヤ５４
をＣｕｔｉ極５２に接合した。このときはんだワイヤ５
４の先端は、本図のようにウェッジ形のツール５７から
はみ出しても良い。
ットされたφ１ ０ ０ｐｍＳｎ−Ｐｂ共晶はんだワイ
ヤ５４を半導体素子５１のＣｕ電極５２上に降下させ、
超音波及び１００ｇの加圧力をかけてはんだワイヤ５４
をＣｕｔｉ極５２に接合した。このときはんだワイヤ５
４の先端は、本図のようにウェッジ形のツール５７から
はみ出しても良い。
この後第７図（ｂ）に示すように、ウェッジ形のツール
５７を上昇してはんだワイヤ５４を接合端部から切断し
てはんだ片５５を半導体素子５１上のＣｕ電極５２上に
形成した。
５７を上昇してはんだワイヤ５４を接合端部から切断し
てはんだ片５５を半導体素子５１上のＣｕ電極５２上に
形成した。
以上の工程を繰り返して半導体素子５１の所定のＣｕ電
極５２上にはんだ片５５をを形成した。
極５２上にはんだ片５５をを形成した。
次に２５０″Ｃに加熱してはんだ片５５を溶融し第７図
（Ｃ）に示す球状のバンプ電極５６をＣｕｔ極５２上に
形成した。この結果高さ１２０ｍのバンプ電極を形成す
ることが出来た． （発明の効果） 以上述べた本発明はウェッジ形ツールではんだ，／Ｖ，
Ｃｕｔ Ａｕ等の金属ワイヤを電子部品の電掻上に押
圧接合後、押圧接合した金属ワイヤの接合端部からワイ
ヤを切断してはんだ， Ａ！， Ｃｕ， Ａｕ等のバン
プ電極を形成したものであり、本発明によればウエーハ
状態もしくはチップ状態の半導体素子及び基板、チップ
部品等の電子部品に、多大な製造設備及び複雑な製造工
程を用いることなく、簡便にそして平坦な表面形状を有
するバンプ電極を形成することが出来るので、今まで困
難であったバンプ電極がないチップ状態の電子部品でも
ＴＡＢやフリップチップ等のバンプ接続を容易に行うこ
とが出来、その接続性及び信顛性を向上することが出来
る。更に、ウェッジ形のツールのバックラジアス部に突
起を設けることにより、接合端部からのワイヤの切断性
が向上して、切断面でのパリ発生を低減するので、前記
の接続性及び信転性を更に向上することが出来る。ＴＡ
Ｂ接続用バンプ電極形成においては、ウェッジ形のツー
ルのボンディング面の一部に凸部を設け、バンプ電極表
面に凹部溝が出来るようにバンプ電極を形成するので、
インナーリード接合時にフィンガーリードがバンプ電極
表面で安定し、接続性の良好なインナーリード接合を行
うことが出来る。又、フリップチップ接続用に球状バン
プを形成する場合には、ウェッジ形のツールで金属ワイ
ヤを接合後に接合金属片を加熱溶融するようにしたので
、容易にかつ良好な球状化したバンプ電極を形成するこ
とが出来る。
（Ｃ）に示す球状のバンプ電極５６をＣｕｔ極５２上に
形成した。この結果高さ１２０ｍのバンプ電極を形成す
ることが出来た． （発明の効果） 以上述べた本発明はウェッジ形ツールではんだ，／Ｖ，
Ｃｕｔ Ａｕ等の金属ワイヤを電子部品の電掻上に押
圧接合後、押圧接合した金属ワイヤの接合端部からワイ
ヤを切断してはんだ， Ａ！， Ｃｕ， Ａｕ等のバン
プ電極を形成したものであり、本発明によればウエーハ
状態もしくはチップ状態の半導体素子及び基板、チップ
部品等の電子部品に、多大な製造設備及び複雑な製造工
程を用いることなく、簡便にそして平坦な表面形状を有
するバンプ電極を形成することが出来るので、今まで困
難であったバンプ電極がないチップ状態の電子部品でも
ＴＡＢやフリップチップ等のバンプ接続を容易に行うこ
とが出来、その接続性及び信顛性を向上することが出来
る。更に、ウェッジ形のツールのバックラジアス部に突
起を設けることにより、接合端部からのワイヤの切断性
が向上して、切断面でのパリ発生を低減するので、前記
の接続性及び信転性を更に向上することが出来る。ＴＡ
Ｂ接続用バンプ電極形成においては、ウェッジ形のツー
ルのボンディング面の一部に凸部を設け、バンプ電極表
面に凹部溝が出来るようにバンプ電極を形成するので、
インナーリード接合時にフィンガーリードがバンプ電極
表面で安定し、接続性の良好なインナーリード接合を行
うことが出来る。又、フリップチップ接続用に球状バン
プを形成する場合には、ウェッジ形のツールで金属ワイ
ヤを接合後に接合金属片を加熱溶融するようにしたので
、容易にかつ良好な球状化したバンプ電極を形成するこ
とが出来る。
第１図〜第７図は本発明に係わるウェッジ形のツール、
バンプ電極形成工程及び接続状態の断面図を示し、第８
図〜第１１図は従来のバンプ電極形成工程及び接続状態
の断面図を示す。 １，１１，２１．５１・・・半導体素子、２，１２，２
２．５２・・・半導体素子上の電極、３，２３．５３・
・・保護膜、４・・・バリャメタル、５・・・レジスト
、６，１６，２６，３６，４６．５６・・・バンプ電極
、１７，３１・・・基板、１８．３２・・・基板上の電
極、１９，４９・・・フィンガーリード、２４，３４．
５４・・・金属ワイヤ、２７．３７，４７．５７・・・
ウェッジ形のツール、３８・・・ウェッジ形のツールの
バックラジアス部の突起、４８・・・ウェッジ形のツー
ルの凸部、５５・・・接合された金属片。 第２図 （ａ） 第３図 （ｂ） −１０′ 第８図 第７図 （ａ） （ｂ） （Ｃ） 第９図 第１０図 第１１因
バンプ電極形成工程及び接続状態の断面図を示し、第８
図〜第１１図は従来のバンプ電極形成工程及び接続状態
の断面図を示す。 １，１１，２１．５１・・・半導体素子、２，１２，２
２．５２・・・半導体素子上の電極、３，２３．５３・
・・保護膜、４・・・バリャメタル、５・・・レジスト
、６，１６，２６，３６，４６．５６・・・バンプ電極
、１７，３１・・・基板、１８．３２・・・基板上の電
極、１９，４９・・・フィンガーリード、２４，３４．
５４・・・金属ワイヤ、２７．３７，４７．５７・・・
ウェッジ形のツール、３８・・・ウェッジ形のツールの
バックラジアス部の突起、４８・・・ウェッジ形のツー
ルの凸部、５５・・・接合された金属片。 第２図 （ａ） 第３図 （ｂ） −１０′ 第８図 第７図 （ａ） （ｂ） （Ｃ） 第９図 第１０図 第１１因
Claims (4)
- （１）電子部品のバンプ電極形成方法において、ウェッ
ジ形のツールで金属ワイヤを電子部品の電極に押圧接合
後、押圧接合した金属の接合端部からワイヤを切断して
電子部品の電極上に金属バンプを形成することを特徴と
するバンプ電極形成方法。 - （２）請求項１記載のウェッジ形のツールのバックラジ
アス部が、金属ワイヤを押圧するボンディング面より突
起していることを特徴とするバンプ電極形成方法。 - （３）請求項１又は２に記載のウェッジ形のツールの金
属ワイヤを押圧するボンディング面の一部に金属ワイヤ
と同一方向もしくは直交する方向あるいは両方向に凸部
を有していることを特徴とするバンプ電極形成方法。 - （４）請求項１又は２に記載の金属バンプを加熱溶融さ
せて形状を球状化させることを特徴とするバンプ電極形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058475A JPH02237119A (ja) | 1989-03-10 | 1989-03-10 | バンプ電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1058475A JPH02237119A (ja) | 1989-03-10 | 1989-03-10 | バンプ電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02237119A true JPH02237119A (ja) | 1990-09-19 |
Family
ID=13085459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1058475A Pending JPH02237119A (ja) | 1989-03-10 | 1989-03-10 | バンプ電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02237119A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009530872A (ja) * | 2006-03-20 | 2009-08-27 | フェアチャイルド・セミコンダクター・コーポレーション | 細いアルミニウムワイヤのためのアルミニウムバンプボンディング |
| JP2011151322A (ja) * | 2010-01-25 | 2011-08-04 | Japan Aviation Electronics Industry Ltd | フリップチップ実装構造及びフリップチップ実装方法 |
| WO2013067270A1 (en) * | 2011-11-04 | 2013-05-10 | Invensas Corporation | Bonding wedge |
| JP2013187383A (ja) * | 2012-03-08 | 2013-09-19 | Denso Corp | バンプ構造体の製造方法 |
| JP2016001752A (ja) * | 2015-08-25 | 2016-01-07 | 日本航空電子工業株式会社 | フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法 |
-
1989
- 1989-03-10 JP JP1058475A patent/JPH02237119A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009530872A (ja) * | 2006-03-20 | 2009-08-27 | フェアチャイルド・セミコンダクター・コーポレーション | 細いアルミニウムワイヤのためのアルミニウムバンプボンディング |
| JP2011151322A (ja) * | 2010-01-25 | 2011-08-04 | Japan Aviation Electronics Industry Ltd | フリップチップ実装構造及びフリップチップ実装方法 |
| EP2530708A4 (en) * | 2010-01-25 | 2014-01-22 | Japan Aviation Electron | FLIP CHIP MOUNTING STRUCTURE AND FLIP CHIP MOUNTING PROCEDURE |
| WO2013067270A1 (en) * | 2011-11-04 | 2013-05-10 | Invensas Corporation | Bonding wedge |
| JP2013187383A (ja) * | 2012-03-08 | 2013-09-19 | Denso Corp | バンプ構造体の製造方法 |
| JP2016001752A (ja) * | 2015-08-25 | 2016-01-07 | 日本航空電子工業株式会社 | フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4842662A (en) | Process for bonding integrated circuit components | |
| JP2697411B2 (ja) | Ｔａｂインナーリードの接合方法 | |
| JPH0644584B2 (ja) | 合金結合インジュウムバンプおよびその処理方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JP2735022B2 (ja) | バンプ製造方法 | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| JP2980495B2 (ja) | 半導体装置の製造方法 | |
| JPH02237119A (ja) | バンプ電極形成方法 | |
| JP2803664B2 (ja) | 基板接続構造 | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| JP2821777B2 (ja) | フリップチップ用ｉｃ及びその製造方法 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JPH098202A (ja) | 集積回路のリードフレーム | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JP3675374B2 (ja) | 半導体装置 | |
| JP2500725B2 (ja) | Ｔａｂインナ―リ―ドの接合方法 | |
| JP2976947B2 (ja) | バンプ形成方法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP2773743B2 (ja) | Ｔａｂインナーリードの接合方法 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP2002043491A (ja) | 電子部品の製造方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JPH0262055A (ja) | バンプ形成方法とそれに用いられるボンディングウェッジ | |
| JPS6234143B2 (ja) |