JPH02238678A

JPH02238678A - 受光素子

Info

Publication number: JPH02238678A
Application number: JP1057977A
Authority: JP
Inventors: Haruo Yoshikiyo; 吉清　治夫
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1989-03-13
Filing date: 1989-03-13
Publication date: 1990-09-20
Anticipated expiration: 2014-09-27
Also published as: JP2952302B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「発明の目的」（産業上の利用分野）本発明は、得に高速応答性を有する受光素子に関する。

（従来の技術）高速光通信技術において、ＰＩＮフォ１〜ダイＡ−ドを
始めとする高速受光素子の重要性がまずまず高まってい
ることから、受光素子単体の高速速化は当然ながら、素
子のもつ特性を最大に引ぎ出せるような回路構成が強く
望まれている。

第２図（ａ），（ｂ）は従来の受光素子の信号取り出し
まで含めた構成例を示すしので、（ａ）は外観構成図、
（ｂ）は等価回路図である。第２図（ａ＞において、２
１は受光素子ヂップ２２の受光面であり、電気信号は取
り出し電極パッド２３を介し、ワイヤーボンド２４によ
り外部のス１〜リップ線路２５へ導出されている。

第２図（ｂ）において、ＩＰは電気信号の電流源であり
、ＲＳは受光素子２２内部のシリーズ抵抗である。ＣＪ
は接合の内部容揚であり、ＬＢはワイヤボンド２４の接
続インダクタンス、ＴＲは伝送線路を表し、ＲＬは外部
終端抵抗である。第２図（ｂ）において破線で示す部分
が受光素子チップ２２′Ｃ：あり、主に容ｆｆｉ　Ｃ　
Ｊが素子の周波数帯域を規定する。

（発明が解決しようとする課題）ところで、実際の素子特性は接続インダクタンスや浮遊
容量など実装構造により強く制限を受ける。ワイＶ−ボ
ンド２４の場合、接続インダクタンスＬ　［３の値は通
常およそ１ｎＨ弱程度であり、接続構造をフリップ・チ
ップ構造にした場合には、接続インダクタンスＬＢの値
は、数十ｐ｝−１に小さくできる。しかし、いずれの構
造にしても、これらの外部付加要素による広帯域化は、
従来、接合容ｆｍ　Ｃ　Ｊと接続インダクタンスＬ−　
Ｂの単純な共振効果のみを利用した範囲に限定される。

このため、Ｊ；り広帯域化を図るための有効な対策が切
望されていた。

本発明は上記に鑑みてなされたもので、その目的として
は、広い周波数帯域を有する受光素子を提供することに
ある。

［発明の構成］（課題を解決するための手段）」二記目的を達成するため、本発明は、受光部から受光
吊に応じて出力される電気信号の一部を分岐づ−る分岐
回路と、この分岐回路における分岐出力と接地との間に
接続されたインダクタンスとを有ずることを要旨とする
。

〈作用）本発明に係る受光素子にあっては、受光部からの受光量
に応じた電気信号の一部を例えばデルタ形抵抗回路ある
いはＹ形抵抗回路で構成ざれる分岐回路で分岐して接地
されているインダクタンスに供給づ−ることで、分岐ざ
れない出力側に接続される外部負荷に対し最適なビーキ
ング特性をイ」加している。

（実施例）以下、図面を用いて木発明の実施例を説明する。

第１図（ａ），（ｂ）は本発明の−実施例をホすもので
、第１図（　ａ　）は受光素子チツブ１の構成外観図、
第１図（ｂ）はその等価回路図である。

その特徴としては、受光面２１から電極パッド２３に至
る経路途中に薄膜抵抗４，５．６から椙成されるデルタ
形抵抗回路２を接続すると共に、抵抗５ど抵抗６との接
続点と接地而７との間に薄膜金属からなるシャン１へ・
インダクタンス８を接続して、受光素子ヂップ１の出力
回路として、この＝３デルタ形抵抗回路２とシャント・インダクタンス８を含
む回路により、固定ざれた外部接続インダクタンスＩＢ
に対応した最適な並列共振によるピーキング効果を設定
できるようにしたことにある。

ここで、デルタ形抵抗回路２は、電流源ＩＰからの電流
を電極パツド２３への経路とシャント・インタクタンス
８への経路とに分流τるためのもので、その分流割合と
しては抵抗４，５．６の値による。なｄ３、第１図（ａ
）．（ｂ）において、第２図（ａ），（ｂ）と同一物に
は同−符号を付して、詳細な説明は省略する。

次に、具体的な数値例をあげて本実施例を従来例と比較
する。第２図において、ＲＳ＝２０Ω，ＲＬ＝５０Ω．ＬＢ＝２０ｐＨくフリッ
プ・チップ実装），ＣＪ＝０．１ｐＦ，ＴＲの特性イン
ピーダンスＺｏ＝５０Ω，遅延時間一「Ｄ　＝　４　０
　ｐ　ｓ　．等の値を用い、ｌ．　Ｂを調節し最適化（ｌＢ＝１０［
）　ｌ−１　）　Ｌた場合、帯域幅は１６７ＧＨＺとな
る。

これに対して、第１図（ａ）において、信号電源振幅も
含め前記の値を採用し、これらの値に対応し、周波数特
性をほぼ最適化した飴として、抵抗４−０．１０，抵抗
５　＝　５　０　０　，抵抗６−８０Ω，シャント・イ
ンタクタンス８　＝　４　０　１）Ｈ．等を採用すると、回路解析シミコレーションにＪ、る３
ｄＢ帯域は１８２Ｇｌ−１ｚとなる。これは、信号源側
からみた負荷インピーダンスがデルタ形抵抗回路２の付
加により低下した効果と、シャン１〜・インダクタンス
８による並列共振効東がイ」加ざれた相乗効果のためで
ある。

なお、ここで、０．１Ωという飴の抵抗４については、
製作が難しいがその許容範囲は広く、ＯＯ１Ω〜０．２
Ω変動し゛（も帯域は１８０〜１８２ＧＨｚ　Ｌか変化
しないので、然程の困難性とはならない。

したがって、本実施例によれば、従来に比へて広帯域化
を図ることができる。また、抵抗や、インダクタンス要
素を微細な薄膜で受光素子チップ内に形成するようにし
ているので、浮遊な要素が｛＝Ｊ加しにくく設計が容易
となり、製作にｄ３いても受光素子中体の製作と共通化
できる。

なｄ３、本実施例では、シャント・インダクタンス８へ
の分流をデルタ形抵抗回路２を用いたが、これと等価な
Ｙ形抵抗回路でもよく、所要抵抗値の製作容易性に基づ
いてずれを選択すればよい。

［発明の効果１以上説明したように本発明によれば、受光部からの受光
最に応じた電気信号の一部を例えばデルタ形抵抗回路あ
るいはＹ形抵抗回路で構成ざれる分岐回路で分岐して接
地されているインダクタンスに供給ザることで、分岐さ
れない出力側に接続される負荷に対し最適なビーギング
特性をイ」力日しているので、広い周波数帯域を有する
受光素子を提供することができる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例を示す図であり、第１
図（ｂ）は当該一実施例の等価回路を示す図、第２図（
ａ）は従来の構成図であり、第２図（ｂ）はその等価回
路を示す図である。１・・・受光素子チップ２・・・デルタ形抵抗回路４，５．６・・・薄膜抵抗７・・・接地面８・・・シャント・インダクタンス２１・・・受光面２２・・・受光素子チップ２３・・・電極パッド２４・・・ワイヤーボンド２５・・・ストリップ線路８３・・・■Ｐ；電流源８５・・・ＲＳ：シリーズ抵抗８７・・・ＣＪ：接合容量８９・・・ＬＢ：接続インダクタンス９１・・・ＴＲ：伝送線路９３・・・ＲＬ：外部終端抵抗

Claims

【特許請求の範囲】

（１）受光部から受光量に応じて出力される電気信号の
一部を分岐する分岐回路と、この分岐回路における分岐
出力と接地との間に接続されたインダクタンスとを有す
ることを特徴とする受光素子。
（２）前記分岐回路は、デルタ形抵抗回路またはＹ形抵
抗回路であることを特徴とする請求項１記載の受光素子
。