JPH04367258A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04367258A JPH04367258A JP16881691A JP16881691A JPH04367258A JP H04367258 A JPH04367258 A JP H04367258A JP 16881691 A JP16881691 A JP 16881691A JP 16881691 A JP16881691 A JP 16881691A JP H04367258 A JPH04367258 A JP H04367258A
- Authority
- JP
- Japan
- Prior art keywords
- width
- semiconductor package
- semiconductor
- package
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000005540 biological transmission Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は半導体パッケージに関し、特に高
周波用半導体チップが収納された半導体パッケージに関
する。
周波用半導体チップが収納された半導体パッケージに関
する。
【０００２】
【従来技術】従来この種の半導体パッケージには、信号
線路が伝送線路として構成されていないもの、あるいは
信号線路が一定の特性インピーダンス値の伝送線路にな
っているものがある。例えば、図２に示されている従来
の半導体パッケージでは、半導体チップ６に信号用端子
４ａ，４ｂがボンディングワイヤ等で接続されている。 信号用端子４ａ，４ｂのうち、接地導体３又はパッケー
ジ本体１に覆われている部分の信号線路７ａ，７ｂは、
一定の幅を有する導体となっている。また、半導体チッ
プ６には電源用端子５を介して電力が供給される。なお
、図はパッケージの蓋を開けた状態を示している。
線路が伝送線路として構成されていないもの、あるいは
信号線路が一定の特性インピーダンス値の伝送線路にな
っているものがある。例えば、図２に示されている従来
の半導体パッケージでは、半導体チップ６に信号用端子
４ａ，４ｂがボンディングワイヤ等で接続されている。 信号用端子４ａ，４ｂのうち、接地導体３又はパッケー
ジ本体１に覆われている部分の信号線路７ａ，７ｂは、
一定の幅を有する導体となっている。また、半導体チッ
プ６には電源用端子５を介して電力が供給される。なお
、図はパッケージの蓋を開けた状態を示している。
【０００３】しかし、上述した従来の半導体パッケージ
では、扱う信号が高周波数帯域のものであると、信号線
路が伝送線路になっていない場合、信号がパッケージに
入る段階で反射が生じ、エネルギの損失が大きくなると
いう欠点があった。また、信号線路を伝送系の特性イン
ピーダンス値を持つ伝送線路とした場合、伝送系の特性
インピーダンスと半導体の入力インピーダンスの不整合
により反射が生じ、エネルギの損失が大きくなるという
欠点があった。
では、扱う信号が高周波数帯域のものであると、信号線
路が伝送線路になっていない場合、信号がパッケージに
入る段階で反射が生じ、エネルギの損失が大きくなると
いう欠点があった。また、信号線路を伝送系の特性イン
ピーダンス値を持つ伝送線路とした場合、伝送系の特性
インピーダンスと半導体の入力インピーダンスの不整合
により反射が生じ、エネルギの損失が大きくなるという
欠点があった。
【０００４】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は特性インピーダ
ンスの不整合によって生じる反射を低減することのでき
る半導体パッケージを提供することである。
ためになされたものであり、その目的は特性インピーダ
ンスの不整合によって生じる反射を低減することのでき
る半導体パッケージを提供することである。
【０００５】
【発明の構成】本発明による半導体パッケージは、半導
体チップと、このチップと電気的に接続された第１の幅
部分及び外部に信号を導出する前記第１の幅部分より大
なる第２の幅部分更には前記第１の幅から前記第２の幅
までのテーパ形状部分を有する端子とを含むことを特徴
とする。
体チップと、このチップと電気的に接続された第１の幅
部分及び外部に信号を導出する前記第１の幅部分より大
なる第２の幅部分更には前記第１の幅から前記第２の幅
までのテーパ形状部分を有する端子とを含むことを特徴
とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）は本発明の一実施例の半導体パッケージ
の蓋を開けた状態を示す平面図であり、図２と同等部分
は同一符号により示されている。図において、パッケー
ジ本体１中の信号線路２ａ及び２ｂは、平行に設けられ
た２枚の接地導体３に挾まれた伝送線路になっている。 図１（ｂ）は同図（ａ）の信号線路２ａのパターン面の
拡大図である。図中のＡ−Ａ線より左側の線路部分２０
は、パッケージ外部の伝送系の特性インピーダンス値Ｚ
０ａを有し、Ｂ−Ｂ線より右側の線路部分２１は、半導
体の入力インピーダンスと整合をとれる特性インピーダ
ンス値Ｚ０ｂを有するものとする。そして、Ａ−Ａ線と
Ｂ−Ｂ線との間の線路部分２２は、Ｚ０ａからＺ０ｂま
で連続的に変化するテーパ形状となっている。
る。図１（ａ）は本発明の一実施例の半導体パッケージ
の蓋を開けた状態を示す平面図であり、図２と同等部分
は同一符号により示されている。図において、パッケー
ジ本体１中の信号線路２ａ及び２ｂは、平行に設けられ
た２枚の接地導体３に挾まれた伝送線路になっている。 図１（ｂ）は同図（ａ）の信号線路２ａのパターン面の
拡大図である。図中のＡ−Ａ線より左側の線路部分２０
は、パッケージ外部の伝送系の特性インピーダンス値Ｚ
０ａを有し、Ｂ−Ｂ線より右側の線路部分２１は、半導
体の入力インピーダンスと整合をとれる特性インピーダ
ンス値Ｚ０ｂを有するものとする。そして、Ａ−Ａ線と
Ｂ−Ｂ線との間の線路部分２２は、Ｚ０ａからＺ０ｂま
で連続的に変化するテーパ形状となっている。
【０００７】つまり、各信号線路は、半導体チップと電
気的に接続された側の幅よりも外部に信号を導出する側
の幅の方が大きくなっており、更に幅が連続的に変化す
るテーパ形状部分を有しているのである。これにより、
特性インピーダンスが急激に変化することはなく、反射
が低減できるのである。
気的に接続された側の幅よりも外部に信号を導出する側
の幅の方が大きくなっており、更に幅が連続的に変化す
るテーパ形状部分を有しているのである。これにより、
特性インピーダンスが急激に変化することはなく、反射
が低減できるのである。
【０００８】ここで、半導体パッケージの入力側反射特
性例である図３を参照すれば、反射係数Ｓ１１は、従来
のパッケージの特性９より本実施例のパッケージの特性
８の方が低減されている様子が理解できる。
性例である図３を参照すれば、反射係数Ｓ１１は、従来
のパッケージの特性９より本実施例のパッケージの特性
８の方が低減されている様子が理解できる。
【０００９】
【発明の効果】以上説明したように本発明は、半導体パ
ッケージ内の信号線路を、パッケージ外部の伝送系の特
性インピーダンス値を持つ部分及び半導体の入力インピ
ーダンスと同じ特性インピーダンス値を持つ部分につい
て、２つの異なる特性インピーダンス値の間を連続的に
変化するテーパ形状部によって接続する構成としたので
、特性インピーダンスの異なる点で生じる反射を低減で
きるという効果がある。
ッケージ内の信号線路を、パッケージ外部の伝送系の特
性インピーダンス値を持つ部分及び半導体の入力インピ
ーダンスと同じ特性インピーダンス値を持つ部分につい
て、２つの異なる特性インピーダンス値の間を連続的に
変化するテーパ形状部によって接続する構成としたので
、特性インピーダンスの異なる点で生じる反射を低減で
きるという効果がある。
【図１】本発明の実施例による半導体パッケージの蓋を
開けた状態を示す平面図及び信号線路の部分拡大図であ
る。
開けた状態を示す平面図及び信号線路の部分拡大図であ
る。
【図２】従来の半導体パッケージの蓋を開けた状態を示
す平面図である。
す平面図である。
【図３】半導体パッケージの入力側反射特性図である。
１ パッケージ本体
２ａ，２ｂ 信号線路
３ 接地導体
４ａ，４ｂ 信号用端子
６ 半導体チップ
Claims (1)
- 【請求項１】 半導体チップと、このチップと電気的
に接続された第１の幅部分及び外部に信号を導出する前
記第１の幅部分より大なる第２の幅部分更には前記第１
の幅から前記第２の幅までのテーパ形状部分を有する端
子とを含むことを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16881691A JP3157547B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16881691A JP3157547B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04367258A true JPH04367258A (ja) | 1992-12-18 |
| JP3157547B2 JP3157547B2 (ja) | 2001-04-16 |
Family
ID=15875036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16881691A Expired - Fee Related JP3157547B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446624B2 (en) | 2005-03-03 | 2008-11-04 | Nec Corporation | Transmission line and wiring forming method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101309551A (zh) | 2007-05-18 | 2008-11-19 | 富葵精密组件(深圳)有限公司 | 电路板 |
| WO2011010424A1 (ja) | 2009-07-22 | 2011-01-27 | パナソニック株式会社 | 運動変換装置、それを用いた柔軟アクチュエータ、及び、関節駆動ユニット |
-
1991
- 1991-06-13 JP JP16881691A patent/JP3157547B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446624B2 (en) | 2005-03-03 | 2008-11-04 | Nec Corporation | Transmission line and wiring forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157547B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61239650A (ja) | 高速集積回路パツケ−ジ | |
| US5495125A (en) | Molded semiconductor device | |
| JPH026242B2 (ja) | ||
| JPH03195049A (ja) | 半導体集積回路装置 | |
| JPH04367258A (ja) | 半導体パッケージ | |
| JP2580674B2 (ja) | 高周波用モールド型パッケージ | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPS6045044A (ja) | Ｉｃパツケ−ジ | |
| JPH02159753A (ja) | 半導体装置 | |
| JPH04117702A (ja) | ハイブリッド集積回路接続装置 | |
| JPS63258054A (ja) | 半導体集積回路装置 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JPH0423827B2 (ja) | ||
| JPH04368165A (ja) | 半導体装置用パッケージ | |
| JP2001168238A (ja) | 高周波回路用パッケージ | |
| JPS6348129Y2 (ja) | ||
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JPH0746711B2 (ja) | チツプキヤリア | |
| JPS63173347A (ja) | 集積回路部品パツケ−ジ | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH05206762A (ja) | Ｆｅｔ高周波増幅器の内部整合回路 | |
| JPH0427170Y2 (ja) | ||
| JPH03135052A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |