JPH02239340A - プログラムトレーサにおける命令網羅カバレージ率算出方式 - Google Patents
プログラムトレーサにおける命令網羅カバレージ率算出方式Info
- Publication number
- JPH02239340A JPH02239340A JP1061360A JP6136089A JPH02239340A JP H02239340 A JPH02239340 A JP H02239340A JP 1061360 A JP1061360 A JP 1061360A JP 6136089 A JP6136089 A JP 6136089A JP H02239340 A JPH02239340 A JP H02239340A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- area
- tracer
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、マイクロコンピュータシステムに使用され
るプログラムの品質評価を行うプログラムトレーサにお
ける、命令網羅カバレージ率の算出方式に関するもので
ある。
るプログラムの品質評価を行うプログラムトレーサにお
ける、命令網羅カバレージ率の算出方式に関するもので
ある。
［従来の技術コ
最近においては、各部の制御やデータ処理をマイクロコ
ンピュータにより行う装置が多数出現しており、これら
に使用されるプログラムはデバッグにより不良箇所の摘
出、修正が行われているが、さらに全体としての品質を
向上するために、被検査プログラムを実用機にロードし
て実行伏態としてプログラムトレーサにより品質評価が
行われる。
ンピュータにより行う装置が多数出現しており、これら
に使用されるプログラムはデバッグにより不良箇所の摘
出、修正が行われているが、さらに全体としての品質を
向上するために、被検査プログラムを実用機にロードし
て実行伏態としてプログラムトレーサにより品質評価が
行われる。
プログラムトレーサは、プログラム中の指定したアドレ
ス領域、または全領域についてプログラムの実行を高速
度でトレースして解析するものである。
ス領域、または全領域についてプログラムの実行を高速
度でトレースして解析するものである。
第２図はプログラムトレーサの構成図を示す。
被検査装置１はマイクロプロセッサ（ＭＰＵ−Ａ）１ａ
を搭載した実用機で、被検査プログラム１ｂがロードさ
れている。プログラムトレーサは２で示され、被検査装
置１にバス接続される。検査においては、被検査プログ
ラム１ｂのアドレスが逐次実行されるに従って、実行ア
ドレスに対するアドレス信号がインタフェース２ａを通
してトレーサ劃御部２ｂに入力する。これに対してプロ
グラムトレーサ２に設けられたマイクロプロセッサ（Ｍ
ＰＵ一Ｂ）２ｄより所定の指示がなされてトレ一サ制御
が行われ、その結果はトレーサメモリ２Ｃに記憶される
。プログラムの実行は、Ｉ／Ｏ装置２ｅにより入●出力
条件を種々に変更して複数回行われてトレースデータが
多量となるので、えられたデータは、実行ごとにフロッ
ピィディスク２ｆに転送されて記録される。
を搭載した実用機で、被検査プログラム１ｂがロードさ
れている。プログラムトレーサは２で示され、被検査装
置１にバス接続される。検査においては、被検査プログ
ラム１ｂのアドレスが逐次実行されるに従って、実行ア
ドレスに対するアドレス信号がインタフェース２ａを通
してトレーサ劃御部２ｂに入力する。これに対してプロ
グラムトレーサ２に設けられたマイクロプロセッサ（Ｍ
ＰＵ一Ｂ）２ｄより所定の指示がなされてトレ一サ制御
が行われ、その結果はトレーサメモリ２Ｃに記憶される
。プログラムの実行は、Ｉ／Ｏ装置２ｅにより入●出力
条件を種々に変更して複数回行われてトレースデータが
多量となるので、えられたデータは、実行ごとにフロッ
ピィディスク２ｆに転送されて記録される。
プログラムの品質評価の項目には各種があるが、基本的
な項目として複数回の実行により通過したアドレス数の
、全アドレス数に対する比率があり、これを命令網羅カ
バレージ率Ｃｏ（以下単にカバレージ率Ｃｏ）という。
な項目として複数回の実行により通過したアドレス数の
、全アドレス数に対する比率があり、これを命令網羅カ
バレージ率Ｃｏ（以下単にカバレージ率Ｃｏ）という。
カバレージ率ＣＯを算出するためには、通過アドレスと
未通過アドレスを区別してカウントすることが必要であ
る。
未通過アドレスを区別してカウントすることが必要であ
る。
第３図（ａ），（ｂ）は、被検査プログラム１ｂの１例
に対して上記のプログラムトレーサ２によりえられた通
過アドレス表を示す。図（ａ）は１６進数の５桁で表し
た被検査プログラムアドレスの一部を示し、これが実行
された場合、アドレス１００００よりスタートシ、アド
レス１０００８において分岐条件が成立しないときは、
そのまま次位のアドレス＋０００９に続き、ステップが
順次移行してアドレス＋００２５およびそれ以下のアド
レスを通過する。また、」―記の分岐条件が成立すると
きは、アドレス１０００８より分岐してアドレス１００
２１にジャンプする。
に対して上記のプログラムトレーサ２によりえられた通
過アドレス表を示す。図（ａ）は１６進数の５桁で表し
た被検査プログラムアドレスの一部を示し、これが実行
された場合、アドレス１００００よりスタートシ、アド
レス１０００８において分岐条件が成立しないときは、
そのまま次位のアドレス＋０００９に続き、ステップが
順次移行してアドレス＋００２５およびそれ以下のアド
レスを通過する。また、」―記の分岐条件が成立すると
きは、アドレス１０００８より分岐してアドレス１００
２１にジャンプする。
以Ｌのステップの移行に対して、トレース制御部２ｂに
おいて通過アドレスまたは未通過アドレスを検出してそ
れぞれ符号を与え、トレースメモリ２ｃに、図（ｂ）の
通過アドレス表（Ｉ）または（ｎ）を記憶し、プログラ
ムの実行ごとにフロッピィディスク２ｆに転送して記録
される。表（Ｉ）は上記の分岐不成立に対するもので、
アドレス１００００から１００２５までがすべて通過符
号“１”とされている。これに対して、表（ｎ）では分
岐●ジャンプにより通過しないアドレス１０００９〜１
００２０は未通過符号“Ｏ”が記録されている。検査に
おいては、異なる入●出力条件のもとにプログラムの実
行が複数回行われ、それぞれに対する通過アドレス表か
えられ、すべての通過通過アドレスに対してそれぞれの
符号のＯＲをとり、その数を集計する。一・方、全アド
レス数は、この例では１６進数の２５であるから、ＯＲ
された通過アドレス数を分子とし、全アドレス数の１６
進２５を分母として除算を行い、この領域に対するカバ
レージ率ＣＯが求められるものである。
おいて通過アドレスまたは未通過アドレスを検出してそ
れぞれ符号を与え、トレースメモリ２ｃに、図（ｂ）の
通過アドレス表（Ｉ）または（ｎ）を記憶し、プログラ
ムの実行ごとにフロッピィディスク２ｆに転送して記録
される。表（Ｉ）は上記の分岐不成立に対するもので、
アドレス１００００から１００２５までがすべて通過符
号“１”とされている。これに対して、表（ｎ）では分
岐●ジャンプにより通過しないアドレス１０００９〜１
００２０は未通過符号“Ｏ”が記録されている。検査に
おいては、異なる入●出力条件のもとにプログラムの実
行が複数回行われ、それぞれに対する通過アドレス表か
えられ、すべての通過通過アドレスに対してそれぞれの
符号のＯＲをとり、その数を集計する。一・方、全アド
レス数は、この例では１６進数の２５であるから、ＯＲ
された通過アドレス数を分子とし、全アドレス数の１６
進２５を分母として除算を行い、この領域に対するカバ
レージ率ＣＯが求められるものである。
［解決しようとする課題コ
一般に、プログラムの作成においては、後のデバッグ修
正やステップの配分の都合などにより、プログラムは連
続しているアドレスにギッチリと透き間なく構成される
ものではなく、適当な間隔の余裕が設けられるもので、
この間隔はプログラムが記載されない無意味または無効
の空アドレス領域（以下単に空領域）となる。第４図の
プログラム表はその例を示し、アドレスＩＯＯＯＡ −
１０００Ｆが空領域とその無効アドレスある。
正やステップの配分の都合などにより、プログラムは連
続しているアドレスにギッチリと透き間なく構成される
ものではなく、適当な間隔の余裕が設けられるもので、
この間隔はプログラムが記載されない無意味または無効
の空アドレス領域（以下単に空領域）となる。第４図の
プログラム表はその例を示し、アドレスＩＯＯＯＡ −
１０００Ｆが空領域とその無効アドレスある。
以上に対して、上記した従来のカバレージ率ＣＯにおい
ては、分子の通過符号のカウント数と、分母の全アドレ
ス数にはともに上記の空領域に対する分が含まれている
。元来空領域は、プログラムの実行に無関係であるので
、−Ｌ記によりえられたカバレージ率ＣＯは実態に即せ
ず正確とは云い難い。そこで、空領域を除外して正しい
カバレージ率を求めることが必要である。
ては、分子の通過符号のカウント数と、分母の全アドレ
ス数にはともに上記の空領域に対する分が含まれている
。元来空領域は、プログラムの実行に無関係であるので
、−Ｌ記によりえられたカバレージ率ＣＯは実態に即せ
ず正確とは云い難い。そこで、空領域を除外して正しい
カバレージ率を求めることが必要である。
この発明は以上に鑑みてなされたもので、カバレージ率
を算出すべき検査対象アドレス領域に残された空領域を
除外して、正しいカバレージ率ＣＯを求めるための算出
方式を提供することを目的とするものである。
を算出すべき検査対象アドレス領域に残された空領域を
除外して、正しいカバレージ率ＣＯを求めるための算出
方式を提供することを目的とするものである。
［課題を解決するための手段コ
この発明は、被検査プログラムがロードされた被検査装
置に対して、異なる入●出力条件のもとにプログラムを
複数回実行して、実行動作をステップ毎に逐次トレース
し、トレースにより通過したプログラムのアドレス、ま
たは未通過アドレスに対してそれぞれ通過符号または未
通過符号を与えるプログラムトレーサにおける、命令網
羅カバレージ率の算出方式であって、プログラムの検査
対象アドレス領域に対する通過符号をカウントし、検査
対象アドレス領域より、その領域に存在する空領域を除
外した有効領域におけるアドレス数に対する通過符号の
カウント数の比率を算出するものである。
置に対して、異なる入●出力条件のもとにプログラムを
複数回実行して、実行動作をステップ毎に逐次トレース
し、トレースにより通過したプログラムのアドレス、ま
たは未通過アドレスに対してそれぞれ通過符号または未
通過符号を与えるプログラムトレーサにおける、命令網
羅カバレージ率の算出方式であって、プログラムの検査
対象アドレス領域に対する通過符号をカウントし、検査
対象アドレス領域より、その領域に存在する空領域を除
外した有効領域におけるアドレス数に対する通過符号の
カウント数の比率を算出するものである。
上記において、入力装置より検査対象アドレス領域の先
頭アドレスαｓと最終アドレスαｅ１およびそのアドレ
ス領域における、複数ｎ個の空領域の、それぞれの先頭
アドレスβｒｓと最終アドレスβｒｅ（ｒ＝１＋ ２
＋ ３＋ ・・・・・・ ｎ）とをそれぞれ指定し、
マイクロコンピュータにより次式を演算してカバレージ
率ＣＯを算出する。
頭アドレスαｓと最終アドレスαｅ１およびそのアドレ
ス領域における、複数ｎ個の空領域の、それぞれの先頭
アドレスβｒｓと最終アドレスβｒｅ（ｒ＝１＋ ２
＋ ３＋ ・・・・・・ ｎ）とをそれぞれ指定し、
マイクロコンピュータにより次式を演算してカバレージ
率ＣＯを算出する。
ＣＯ＝Ｅ／ ［： （ａｅ．−αｓ）−Ｅ （βｒｅ一
βｒｓ） ］ ，（ただし、Ｅは上記の脊効領域におけ
る通過符号のカウント数で、Ｅはｒについての和をとる
ことを示す）。
βｒｓ） ］ ，（ただし、Ｅは上記の脊効領域におけ
る通過符号のカウント数で、Ｅはｒについての和をとる
ことを示す）。
［作用］
以上のカバレージ率ＣＯの算出方式によれば、検査対象
アドレス領域に存在する空領域が計算対象から除外され
て、検査対象アドレス領域に対する正しいカバレージ率
が算出できる。
アドレス領域に存在する空領域が計算対象から除外され
て、検査対象アドレス領域に対する正しいカバレージ率
が算出できる。
実際の計算においては、入力装置より検査対象アドレス
領域として、その先頭アドレスと最終アドレスが指定さ
れるともに、その領域内に存在する複数個の空領域の先
頭アドレスと最終アドレスがそれぞれ指定されて、マイ
クロコンピュータにより前記の計算式が演算されてカバ
レージ率ＣＯが求められるものである。
領域として、その先頭アドレスと最終アドレスが指定さ
れるともに、その領域内に存在する複数個の空領域の先
頭アドレスと最終アドレスがそれぞれ指定されて、マイ
クロコンピュータにより前記の計算式が演算されてカバ
レージ率ＣＯが求められるものである。
［実施例］
第１図（ａ），（ｂ）および（Ｃ）は、この発明による
プログラムトレーサにおける命令網羅カバレージ率の算
出方式の実施例を示す。図（ａ）は前記した第２図と同
じ構成とし、被検査装置１にロードされている例えば第
３図の被検査プログラム１ｂは、プログラムトレーサ２
によりトレースされて、トレースメモリ２ｃに第３図（
ｂ）に例示した通過アドレス表（Ｉ），（ｎ）などが記
憶され、これらを含む全プログラム領域に対するデータ
がフロッピィディスク２ｆに記録されている。これに対
して、Ｉ／Ｏ装置２ｅの入力部より、第１図（ｂ）のプ
ログラム分割表に例示するように、カバレージ率ＣＯを
求める検査対象領域をＤｍとしてその先頭アドレスαｓ
と最終アドレスαｅとを指定する。
プログラムトレーサにおける命令網羅カバレージ率の算
出方式の実施例を示す。図（ａ）は前記した第２図と同
じ構成とし、被検査装置１にロードされている例えば第
３図の被検査プログラム１ｂは、プログラムトレーサ２
によりトレースされて、トレースメモリ２ｃに第３図（
ｂ）に例示した通過アドレス表（Ｉ），（ｎ）などが記
憶され、これらを含む全プログラム領域に対するデータ
がフロッピィディスク２ｆに記録されている。これに対
して、Ｉ／Ｏ装置２ｅの入力部より、第１図（ｂ）のプ
ログラム分割表に例示するように、カバレージ率ＣＯを
求める検査対象領域をＤｍとしてその先頭アドレスαｓ
と最終アドレスαｅとを指定する。
次に図（Ｃ）のように、該領域ＤＩにおける複数の空領
域に対して、それぞれの先頭アドレスβｒｓと最終アド
レスβｒｅ （ ｒ ” １ ｔ ２＋ ３ｔ・・・
・・・＋ｎ）とを指定する。これらの指定により、マイ
クロコンピュータＣＭＣＰ●Ｂ）２ｄにより、空領域を
除外した検査対象領域の打効アドレス数が前記のＣＯに
対する計算式の分母の式により計算される。
域に対して、それぞれの先頭アドレスβｒｓと最終アド
レスβｒｅ （ ｒ ” １ ｔ ２＋ ３ｔ・・・
・・・＋ｎ）とを指定する。これらの指定により、マイ
クロコンピュータＣＭＣＰ●Ｂ）２ｄにより、空領域を
除外した検査対象領域の打効アドレス数が前記のＣＯに
対する計算式の分母の式により計算される。
一方、フロッピィディスク２ｆに記録された各実行に対
する通過符号のＯＲデータより、検査対象領域より空領
域を除いた前記のデータＥが読み出され、これが上記の
有効アドレス数により除算されてカバレージ率ＣＯがえ
られる。
する通過符号のＯＲデータより、検査対象領域より空領
域を除いた前記のデータＥが読み出され、これが上記の
有効アドレス数により除算されてカバレージ率ＣＯがえ
られる。
［発明の効果］
以上の説明により明らかなように、この発明によるプロ
グラムトレーサにおけるカバレージ率の算出方式によれ
ば、被検査プログラムの検査対象アドレス領域と、その
領域内の空領域の両者に対するそれぞれの先頭アドレス
と最終アドレスが、プログラムトレーサの入力装置より
マイクロコンピュータに指定され、これ基づいて、空領
域を除外した脊効アドレス領域における、アドレス数に
対する通過アドレス数の比率がカバレージ率ＣＯとして
算出されるもので、空領域を除外することによりカバレ
ージ率ＣＯは妥当で正確なものとなり、プログラムトレ
ーサの信頼性に寄与する効果には大きいものがある。
グラムトレーサにおけるカバレージ率の算出方式によれ
ば、被検査プログラムの検査対象アドレス領域と、その
領域内の空領域の両者に対するそれぞれの先頭アドレス
と最終アドレスが、プログラムトレーサの入力装置より
マイクロコンピュータに指定され、これ基づいて、空領
域を除外した脊効アドレス領域における、アドレス数に
対する通過アドレス数の比率がカバレージ率ＣＯとして
算出されるもので、空領域を除外することによりカバレ
ージ率ＣＯは妥当で正確なものとなり、プログラムトレ
ーサの信頼性に寄与する効果には大きいものがある。
第１図（ａ），（ｂ）および（Ｃ）は、この発明による
プログラムトレーサにおける命令網羅カバレージ率算出
方式の実施例に対する構成図と、被検査プログラムに対
するアドレス指定の説明図、第２図は被検査プログラム
に対するプログラムトレーサの構成図、第３図（ａ）お
よび（ｂ）は、被検査プログラムの１例と、これに対す
る第２図のプログラムトレーサによる通過アドレス表の
説明図、第４図は空アドレス領域を説明するプログラム
表の説明図である。 １・・・被検査装置、 １ａ・・・マイクロプロセッサＡ１ １ｂ・・・被検査プログラム、 ２・・・プログラムトレーサ、 ２ａ・・・インタフェース、２ｂ・・・トレース制御部
、２ｃ・・・トレースメモリ、 ２ｄ・・・マイクロプロセッサＢ１ ２ｅ・・・Ｉ／Ｏ装置、２ｆ・・・フロッピィディスク
。
プログラムトレーサにおける命令網羅カバレージ率算出
方式の実施例に対する構成図と、被検査プログラムに対
するアドレス指定の説明図、第２図は被検査プログラム
に対するプログラムトレーサの構成図、第３図（ａ）お
よび（ｂ）は、被検査プログラムの１例と、これに対す
る第２図のプログラムトレーサによる通過アドレス表の
説明図、第４図は空アドレス領域を説明するプログラム
表の説明図である。 １・・・被検査装置、 １ａ・・・マイクロプロセッサＡ１ １ｂ・・・被検査プログラム、 ２・・・プログラムトレーサ、 ２ａ・・・インタフェース、２ｂ・・・トレース制御部
、２ｃ・・・トレースメモリ、 ２ｄ・・・マイクロプロセッサＢ１ ２ｅ・・・Ｉ／Ｏ装置、２ｆ・・・フロッピィディスク
。
Claims (2)
- （１）被検査プログラムがロードされた被検査装置に対
して、異なる入・出力条件のもとに該プログラムの実行
を複数回行い、該実行動作をステップ毎に逐次トレース
し、該トレースにより通過したプログラムのアドレス、
または未通過アドレスに対してそれぞれ通過符号または
未通過符号を与えるプログラムトレーサにおいて、上記
プログラムの検査対象アドレス領域に対する上記通過符
号をカウントし、上記検査対象アドレス領域より、該ア
ドレス領域に存在する空アドレス領域を除外した有効領
域におけるアドレス数に対する上記通過符号のカウント
数の比率を算出することを特徴とする、プログラムトレ
ーサにおける命令網羅カバレージ率算出方式。 - （２）入力装置より上記検査対象アドレス領域の先頭ア
ドレスαｓと最終アドレスαｅ、および該アドレス領域
における、複数ｎ個の空アドレス領域のそれぞれの先頭
アドレスβｒｓと最終アドレスβｒｅ（ｒ＝１，２，３
……，ｎ）とをそれぞれ指定し、マイクロコンピュータ
により次式： ＣＯ＝Ｅ／［（αｅ−αｓ）−Σ（βｒｅ−βｒｓ）］
、（ただし、Ｅは上記の有効領域における通過符号のカ
ウント数とし、Σはｒについての和をとることを示す。 ）を演算して上記比率を算出する、請求項１記載のプロ
グラムトレーサにおける命令網羅カバレージ率算出方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061360A JPH02239340A (ja) | 1989-03-14 | 1989-03-14 | プログラムトレーサにおける命令網羅カバレージ率算出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1061360A JPH02239340A (ja) | 1989-03-14 | 1989-03-14 | プログラムトレーサにおける命令網羅カバレージ率算出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02239340A true JPH02239340A (ja) | 1990-09-21 |
Family
ID=13168916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1061360A Pending JPH02239340A (ja) | 1989-03-14 | 1989-03-14 | プログラムトレーサにおける命令網羅カバレージ率算出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02239340A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293740A (ja) * | 2005-04-12 | 2006-10-26 | Ntt Data Corp | ソフトウェアカバレッジ測定装置及び方法 |
-
1989
- 1989-03-14 JP JP1061360A patent/JPH02239340A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293740A (ja) * | 2005-04-12 | 2006-10-26 | Ntt Data Corp | ソフトウェアカバレッジ測定装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0189848B1 (en) | Method and apparatus for software debugging | |
| US5103394A (en) | Software performance analyzer | |
| US4845615A (en) | Software performance analyzer | |
| EP0031501B1 (en) | Diagnostic and debugging arrangement for a data processing system | |
| DE69810795T2 (de) | Automatisierte gültigkeitsbestätigung und richtigkeitsprüfung von rechnersoftware | |
| US20020184615A1 (en) | System and method for selectively and automatically modifying the source code of a computer program | |
| US7574697B2 (en) | Testing parallel applications using code instrumentation | |
| JPH02239340A (ja) | プログラムトレーサにおける命令網羅カバレージ率算出方式 | |
| GB1247746A (en) | Data processing machines | |
| Fryer | The memory bus monitor: a new device for developing real-time systems | |
| Lambert et al. | Program debugging and performance evaluation aids for a multi-microprocessor development system | |
| JPH02239341A (ja) | プログラムトレーサにおける分岐網羅カバレージ率算出方式 | |
| JPH0258136A (ja) | ソフトウェア試験カバレージ測定装置 | |
| JPS62200439A (ja) | 命令実行回数解析方式 | |
| JP2697601B2 (ja) | 乗算・除算命令インタロックのシミュレーション方式 | |
| Hughes | Performance Evaluation Techniques and System Reliability—A Practical Approach | |
| GB1362314A (en) | Method for programming a computer to simulate a digital circuit | |
| JPS62109140A (ja) | プログラム処理装置のトレ−ス回路 | |
| JPH05108407A (ja) | 計算機用プログラムのデバツクシステム | |
| JPS6388650A (ja) | プログラムパス・モニタ方式 | |
| JPS59205652A (ja) | プログラムトレ−ス・システム | |
| JPS59161747A (ja) | プログラムアナライザ | |
| JPH0769858B2 (ja) | 仮想計算機の性能測定方式 | |
| JPH02108135A (ja) | プログラムトレース制御方式 | |
| JPS63245533A (ja) | プログラム性能測定方法 |