JPH02239668A - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法Info
- Publication number
- JPH02239668A JPH02239668A JP6160589A JP6160589A JPH02239668A JP H02239668 A JPH02239668 A JP H02239668A JP 6160589 A JP6160589 A JP 6160589A JP 6160589 A JP6160589 A JP 6160589A JP H02239668 A JPH02239668 A JP H02239668A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- insulating film
- semiconductor substrate
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は化合物半導体を基体とするＭＩＳ型電界効果ト
ランジスタ（以下ＭＩＳＦＥＴと記す）の製造方法に関
し，特にＩｎＰ単結晶およびその三元、四元混晶の基板
上にＭＩＳＦＥＴを形成する場合に利用して最も効果の
ある技術に関する。
ランジスタ（以下ＭＩＳＦＥＴと記す）の製造方法に関
し，特にＩｎＰ単結晶およびその三元、四元混晶の基板
上にＭＩＳＦＥＴを形成する場合に利用して最も効果の
ある技術に関する。
［従来の技術］
ＧａＡｓ，ＩｎＰなどの化合物半導体は電子の移動度が
Ｓｉよりも高く、また耐放射線性、耐熱性などに優れ、
Ｓｉに代わる高周波，高速の電子デバイスとしてその将
来性が見込まれ，数多くの研究がなされてきたが、界面
準位密度の小さな安定な酸化膜が得られないためＭＯＳ
ＦＥＴはまだ実用化されるに至っていない。そこで、Ｇ
ａ Ａ ｓにおいては、ショットキー電極を用いたＭ
ＥＳＦＥＴが実用化され，ディスクリートの高周波ＦＥ
Ｔや，小規模のディジタルＩＣが実用化されている。し
かし、Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔはショ
ットキー障壁電位が小さいために、論理振幅が大きくと
れず、大規模のディジタルＩＣを高歩留りで製造するこ
とができないという欠点を有している。
Ｓｉよりも高く、また耐放射線性、耐熱性などに優れ、
Ｓｉに代わる高周波，高速の電子デバイスとしてその将
来性が見込まれ，数多くの研究がなされてきたが、界面
準位密度の小さな安定な酸化膜が得られないためＭＯＳ
ＦＥＴはまだ実用化されるに至っていない。そこで、Ｇ
ａ Ａ ｓにおいては、ショットキー電極を用いたＭ
ＥＳＦＥＴが実用化され，ディスクリートの高周波ＦＥ
Ｔや，小規模のディジタルＩＣが実用化されている。し
かし、Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔはショ
ットキー障壁電位が小さいために、論理振幅が大きくと
れず、大規模のディジタルＩＣを高歩留りで製造するこ
とができないという欠点を有している。
一方、ＧａＡｓに比べて更に論理振幅が小さいＭＥＳＦ
ＥＴＬかできないＩｎＰについては、熱酸化法、陽極酸
化法、プラズマ酸化法などによりＭＯＳＦＥＴを作る努
力がされてきたが、いずれも酸化膜の組成が不均一とな
り、絶縁性が悪く、良好なＭＯＳＦＥＴが実現できず実
用化されるには至っていない。このようなＭＯＳＦＥＴ
に代わる方法として，Ｓ Ｉ Ｏ２＋ Ｓ Ｉ Ｎ Ｘ
＋ Ａ ＱｚＯｘｓＰＮのような絶縁膜をＣＶＤ法，
プラズマＣＶＤ法、光励起ＣＶＤ法、スバッタ法、蒸着
法、スピンオン法などにより低温堆積させるＭＩＳＦＥ
Ｔの研究が数多くなされてきた． ［発明が解決しようとする課題］ しかしながら，上記方法により製造されたＭＩＳＦＥＴ
はいずれもドレイン電流がドリフトするという電子デバ
イスとしては致命的な欠点を有しており、実用化される
には至っていない．ところでさきに述べたように，化合
物半導体においてはＭＯＳＦＥＴが実用化されていない
が．その原因は酸化膜の組成が不均一となることである
． 例えばＩｎＰの場合、酸素中で熱酸化させると当初はＩ
ｎＰＯ４が２０人ほど成長するが、その後は．ＩｎＰＯ
．膜の外側にＩｎ，Ｏ，膜が，またＩｎＰとＩｎＰ０４
の界面にはＰが析出することが知られている。このよう
な現象は陽極酸化や、プラズマ酸化などのいずれの方法
であっても起こり、均一で良質な酸化膜が得られない原
因となっている、 このように，熱酸化によっては良質な絶蒜膜ができにく
いために、先に述べたような種々の低温堆積法が研究さ
れているわけであるが、堆積法では化合物半導体基板の
表面上に別の系の物質を堆積させるために、絶縁膜と化
合物半導体基板の界面で格子不整合が起こる他，表面の
欠陥，汚れなどにより、界面には多くの界面準位が形成
されやすく、これによってドレイン電流がドリフトを起
こすという問題点がある。
ＥＴＬかできないＩｎＰについては、熱酸化法、陽極酸
化法、プラズマ酸化法などによりＭＯＳＦＥＴを作る努
力がされてきたが、いずれも酸化膜の組成が不均一とな
り、絶縁性が悪く、良好なＭＯＳＦＥＴが実現できず実
用化されるには至っていない。このようなＭＯＳＦＥＴ
に代わる方法として，Ｓ Ｉ Ｏ２＋ Ｓ Ｉ Ｎ Ｘ
＋ Ａ ＱｚＯｘｓＰＮのような絶縁膜をＣＶＤ法，
プラズマＣＶＤ法、光励起ＣＶＤ法、スバッタ法、蒸着
法、スピンオン法などにより低温堆積させるＭＩＳＦＥ
Ｔの研究が数多くなされてきた． ［発明が解決しようとする課題］ しかしながら，上記方法により製造されたＭＩＳＦＥＴ
はいずれもドレイン電流がドリフトするという電子デバ
イスとしては致命的な欠点を有しており、実用化される
には至っていない．ところでさきに述べたように，化合
物半導体においてはＭＯＳＦＥＴが実用化されていない
が．その原因は酸化膜の組成が不均一となることである
． 例えばＩｎＰの場合、酸素中で熱酸化させると当初はＩ
ｎＰＯ４が２０人ほど成長するが、その後は．ＩｎＰＯ
．膜の外側にＩｎ，Ｏ，膜が，またＩｎＰとＩｎＰ０４
の界面にはＰが析出することが知られている。このよう
な現象は陽極酸化や、プラズマ酸化などのいずれの方法
であっても起こり、均一で良質な酸化膜が得られない原
因となっている、 このように，熱酸化によっては良質な絶蒜膜ができにく
いために、先に述べたような種々の低温堆積法が研究さ
れているわけであるが、堆積法では化合物半導体基板の
表面上に別の系の物質を堆積させるために、絶縁膜と化
合物半導体基板の界面で格子不整合が起こる他，表面の
欠陥，汚れなどにより、界面には多くの界面準位が形成
されやすく、これによってドレイン電流がドリフトを起
こすという問題点がある。
この発明の目的は，ＩｎＰ系の化合物半導体基板におい
て界面準位密度が小さく安定かつ特性の均一な酸化膜を
有するＭＩＳＦＥＴを形成する技術を提供することにあ
る。
て界面準位密度が小さく安定かつ特性の均一な酸化膜を
有するＭＩＳＦＥＴを形成する技術を提供することにあ
る。
［問題点を解決するための手段］
本発明者らは化合物半導体特にＩｎＰ基板上に形成され
るＭＩＳＦＥＴ用の絶縁膜について鋭意研究してきた結
果，化合物半導体基板の構成元素のうち蒸気圧の高い方
の元素たるリンおよびそれと同族の元素であるヒ素やア
ンチモンのうち１種または２種以上からなる膜を絶縁膜
として用いることにより良質な絶縁性を有し，優れた素
子特性を示すＭＩＳＦＥＴを形成できることを見出した
．そこで、この発明は化合物半導体基板上に絶縁膜を介
して電極金属層が形成されてなる化合物半導体装置にお
いて，上記絶縁膜として化合物半導体基板の構成元素の
うち蒸気圧の高い元素もしくはこれと同族の元素（リン
，ヒ素またはアンチモン）のうち１種または２種゜以上
からなる膜を用いることを提案するものである。
るＭＩＳＦＥＴ用の絶縁膜について鋭意研究してきた結
果，化合物半導体基板の構成元素のうち蒸気圧の高い方
の元素たるリンおよびそれと同族の元素であるヒ素やア
ンチモンのうち１種または２種以上からなる膜を絶縁膜
として用いることにより良質な絶縁性を有し，優れた素
子特性を示すＭＩＳＦＥＴを形成できることを見出した
．そこで、この発明は化合物半導体基板上に絶縁膜を介
して電極金属層が形成されてなる化合物半導体装置にお
いて，上記絶縁膜として化合物半導体基板の構成元素の
うち蒸気圧の高い元素もしくはこれと同族の元素（リン
，ヒ素またはアンチモン）のうち１種または２種゜以上
からなる膜を用いることを提案するものである。
上記絶縁膜を形成する方法としては，石英アンプル中に
化合物半導体基板と基板の構成元素のうち蒸気圧の高い
元素もしくはこれと同族の元素（リン，ヒ素またはアン
チモン）のうち１種または２種以上を同時に真空封入し
た後，アンプルを加熱して上記元素を蒸発させてから冷
却を行ない，上記基板上に上記元素の膜またはこれら２
種以上の元素を含む複合膜を被着させる方法がある。
化合物半導体基板と基板の構成元素のうち蒸気圧の高い
元素もしくはこれと同族の元素（リン，ヒ素またはアン
チモン）のうち１種または２種以上を同時に真空封入し
た後，アンプルを加熱して上記元素を蒸発させてから冷
却を行ない，上記基板上に上記元素の膜またはこれら２
種以上の元素を含む複合膜を被着させる方法がある。
なお、絶縁膜形成後には、膜を安定させるために空気中
、窒素中、水素中，不活性ガス中，真空中などで熱処理
することはいうまでもない。
、窒素中、水素中，不活性ガス中，真空中などで熱処理
することはいうまでもない。
［作用］
上記した手段によれば、絶縁膜の組成が均一となるとと
もに，構成元素のうち高蒸気圧成分の元素をアンプル中
で蒸発させて圧力をかけた状態で膜を形成するため、絶
縁膜形成中における化合物半導体基板からの構成元素の
分解，揮発が防止され，特性の優れたＭＩＳＦＥＴが得
られるようになる． ［実施例］ 直径２インチのアンドープｎ型のＩｎＰ単結晶をＬＥＣ
法で育成し、引上げ軸と直交する方向に切断し、切り出
されたウエーハを有機洗浄後、ブロームメタノールでエ
ッチング後，酸化直前にＨＦで洗浄した。使用したウエ
ーハのキャリア濃度は（４ 〜６ ） Ｘ １ ０”ａ
ｎ−３である。
もに，構成元素のうち高蒸気圧成分の元素をアンプル中
で蒸発させて圧力をかけた状態で膜を形成するため、絶
縁膜形成中における化合物半導体基板からの構成元素の
分解，揮発が防止され，特性の優れたＭＩＳＦＥＴが得
られるようになる． ［実施例］ 直径２インチのアンドープｎ型のＩｎＰ単結晶をＬＥＣ
法で育成し、引上げ軸と直交する方向に切断し、切り出
されたウエーハを有機洗浄後、ブロームメタノールでエ
ッチング後，酸化直前にＨＦで洗浄した。使用したウエ
ーハのキャリア濃度は（４ 〜６ ） Ｘ １ ０”ａ
ｎ−３である。
石英アンプル中にウェーハと赤リンを入れ、真空にした
後，これを封止した。赤リンの量としては加熱時の圧力
がＱ，５ａｔｍとなる量を決定し、封入した。
後，これを封止した。赤リンの量としては加熱時の圧力
がＱ，５ａｔｍとなる量を決定し、封入した。
ウェーハを入れた上記石英アンプルを５００℃で２時間
アニールし、全体が一定化した後、これを冷却し、蒸発
したリンを基板上に析出させた。
アニールし、全体が一定化した後、これを冷却し、蒸発
したリンを基板上に析出させた。
析出するリンの膜厚は冷却速度を調節することによって
制御できる。膜形成後、安定化のために１５０℃で１０
時間空気中で熱処理した。
制御できる。膜形成後、安定化のために１５０℃で１０
時間空気中で熱処理した。
リンの析出膜が形成されたウエーハの一方の面にレジス
トを塗付し、オーミツク電極を形成させる他方の面の析
出膜をラツピングで除去し、Ｂｒ系エッチャントでエッ
チングした後、Ａ ｕ − Ｇ ｅを蒸着した。次に、
上記レジストを除去した後、Ｎ２ガス中で３５０℃で５
分間アニールし、Ａｕ−Ｇｅのオーミック電極を形成し
、さらに酸化膜が残っている面にマスクを用いて直径Ｑ
，３ｍｍ、間隔１■でＡＱＭ！Ｉを蒸着し、ＭＩＳキャ
パシタを作成した。
トを塗付し、オーミツク電極を形成させる他方の面の析
出膜をラツピングで除去し、Ｂｒ系エッチャントでエッ
チングした後、Ａ ｕ − Ｇ ｅを蒸着した。次に、
上記レジストを除去した後、Ｎ２ガス中で３５０℃で５
分間アニールし、Ａｕ−Ｇｅのオーミック電極を形成し
、さらに酸化膜が残っている面にマスクを用いて直径Ｑ
，３ｍｍ、間隔１■でＡＱＭ！Ｉを蒸着し、ＭＩＳキャ
パシタを作成した。
第１図に、作成したＭＩＳキャパシタについて測定した
Ｃ−Ｖ特性を示す。
Ｃ−Ｖ特性を示す。
従来法によると、Ｃ−■特性の電圧軸方向のシフト量が
０．３ｖ以上あったものが本実施例では第１図から明ら
かなように、ヒステリシスの電圧軸方向のシフト量が０
．２５Ｖ以下の優れた絶縁膜が形成できた。このことは
，本発明で示している方法が，Ｉ’ｎＰ半導体を基板と
するＭＩＳＦＥＴのドレイン電流ドリフト現象の低減に
極めて有力なことを示している。また、ターマン法で測
定した界面準位密度は１ ０”ｃｓ−２ａ Ｖ−’以下
であり、本発明により、界面準位密度の少ない良質の絶
縁膜ができた． なお上記実施例では、絶縁膜としてリン膜を用いた場合
について説明したが、絶縁膜はリン膜に限定されず，ヒ
素膜やアンチモン膜等リンと同族の元素の膜あるいはこ
れらを２種以上含む複合膜であってもよい。また、上記
実施例では絶縁膜としてのリン膜の形成方法として、石
英アンプル中にウェーハと赤リンを真空封入して加熱蒸
発させたのち冷却する方法を使用したが、絶縁膜の形成
方法はこれに限定されるものではない。
０．３ｖ以上あったものが本実施例では第１図から明ら
かなように、ヒステリシスの電圧軸方向のシフト量が０
．２５Ｖ以下の優れた絶縁膜が形成できた。このことは
，本発明で示している方法が，Ｉ’ｎＰ半導体を基板と
するＭＩＳＦＥＴのドレイン電流ドリフト現象の低減に
極めて有力なことを示している。また、ターマン法で測
定した界面準位密度は１ ０”ｃｓ−２ａ Ｖ−’以下
であり、本発明により、界面準位密度の少ない良質の絶
縁膜ができた． なお上記実施例では、絶縁膜としてリン膜を用いた場合
について説明したが、絶縁膜はリン膜に限定されず，ヒ
素膜やアンチモン膜等リンと同族の元素の膜あるいはこ
れらを２種以上含む複合膜であってもよい。また、上記
実施例では絶縁膜としてのリン膜の形成方法として、石
英アンプル中にウェーハと赤リンを真空封入して加熱蒸
発させたのち冷却する方法を使用したが、絶縁膜の形成
方法はこれに限定されるものではない。
例えば、石英アンプル中に封入されたウエーハと赤リン
を別々に加熱できるように加熱体（ヒータ）が２段に分
割されたいわゆる２段炉を用いてウェーハと赤リンを各
々の別個の最適温度および温度プロファイルになるよう
に加熱してもよい。
を別々に加熱できるように加熱体（ヒータ）が２段に分
割されたいわゆる２段炉を用いてウェーハと赤リンを各
々の別個の最適温度および温度プロファイルになるよう
に加熱してもよい。
さらに、２種以上の元素の複合膜を形成する場合には、
各々の元素に対応するように分割された多段炉を用いて
各元素ごとに別の最適温度になるように加熱してよい． また、絶縁膜の形成方法は上記実施例の方法の他、蒸着
法あるいはスパッタリング法を用いてもよい．その場合
、膜構成元素が２種以上のときはそれぞれを別々に共蒸
着するかあるいは混合された原料を蒸着またはスパッタ
リングするようにしてもよい。
各々の元素に対応するように分割された多段炉を用いて
各元素ごとに別の最適温度になるように加熱してよい． また、絶縁膜の形成方法は上記実施例の方法の他、蒸着
法あるいはスパッタリング法を用いてもよい．その場合
、膜構成元素が２種以上のときはそれぞれを別々に共蒸
着するかあるいは混合された原料を蒸着またはスパッタ
リングするようにしてもよい。
なお，上記実施例ではＩｎＰ単結晶基板上にＭＩＳＦＥ
Ｔを形成した場合についても説明したが、ＩｎおよびＰ
を含む三元、四元混晶基板上にＭＩＳＦＥＴを形成する
場合に適用することができ、同様の効果が得られる。
Ｔを形成した場合についても説明したが、ＩｎおよびＰ
を含む三元、四元混晶基板上にＭＩＳＦＥＴを形成する
場合に適用することができ、同様の効果が得られる。
［発明の効果］
以上説明したようにこの発明は、化合物半導体基板上に
絶縁膜を介して電極金属層が形成されてなる化合物半導
体装置において、上記絶縁膜として化合物半導体基板の
構成元素のうち蒸気圧の高い元素もしくはこれと同族の
元素１種または２種以上からなる膜を用いるようにした
ので、絶ａ膜の組成が均一となるという作用により、特
性の優れたＭ Ｉ Ｓ ＦＥＴが得られるという効果が
ある。
絶縁膜を介して電極金属層が形成されてなる化合物半導
体装置において、上記絶縁膜として化合物半導体基板の
構成元素のうち蒸気圧の高い元素もしくはこれと同族の
元素１種または２種以上からなる膜を用いるようにした
ので、絶ａ膜の組成が均一となるという作用により、特
性の優れたＭ Ｉ Ｓ ＦＥＴが得られるという効果が
ある。
また、石英アンプル中に、化合物半導体基板と、該化合
物半導体基板の構成元素のうち蒸気圧の高い元素もしく
はこれと同族の元素１種または２種以上を同時に真空封
入した後、アンプルを加熱して上記元素を蒸発させてか
ら冷却を行ない、上記基板上に上記元素の膜またはこれ
ら２種以上の元素を含む膜浸被着させ．その上に電極金
属層を形成させるようにしたので、絶縁膜形成中におけ
る化合物半導体基板からの構成元素の分解、揮発が防止
されるという作用により、特性の優れたＭＩＳＦＥＴが
得られるという効果がある。
物半導体基板の構成元素のうち蒸気圧の高い元素もしく
はこれと同族の元素１種または２種以上を同時に真空封
入した後、アンプルを加熱して上記元素を蒸発させてか
ら冷却を行ない、上記基板上に上記元素の膜またはこれ
ら２種以上の元素を含む膜浸被着させ．その上に電極金
属層を形成させるようにしたので、絶縁膜形成中におけ
る化合物半導体基板からの構成元素の分解、揮発が防止
されるという作用により、特性の優れたＭＩＳＦＥＴが
得られるという効果がある。
第１図は本発明の第１の実施例を適用して得られたＭＩ
Ｓキャパシタの容量一電圧特性を示す図である。
Ｓキャパシタの容量一電圧特性を示す図である。
Claims (2)
- （１）化合物半導体基板上に絶縁膜を介して電極金属層
が形成されてなる化合物半導体装置において、上記絶縁
膜として化合物半導体基板の構成元素のうち蒸気圧の高
い元素もしくはこれと同族の元素１種または２種以上か
らなる膜を用いたことを特徴とする化合物半導体装置。 - （２）石英アンプル中に、化合物半導体基板と、該化合
物半導体基板の構成元素のうち蒸気圧の高い元素もしく
はこれと同族の元素１種または２種以上を同時に真空封
入した後、アンプルを加熱して上記元素を蒸発させてか
ら冷却を行ない、上記基板上に上記元素の膜またはこれ
ら２種以上の元素を含む膜を被着させ、その上に電極金
属層を形成させるようにしたことを特徴とする化合物半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6160589A JPH02239668A (ja) | 1989-03-13 | 1989-03-13 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6160589A JPH02239668A (ja) | 1989-03-13 | 1989-03-13 | 化合物半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02239668A true JPH02239668A (ja) | 1990-09-21 |
Family
ID=13175966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6160589A Pending JPH02239668A (ja) | 1989-03-13 | 1989-03-13 | 化合物半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02239668A (ja) |
-
1989
- 1989-03-13 JP JP6160589A patent/JPH02239668A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US5124779A (en) | Silicon carbide semiconductor device with ohmic electrode consisting of alloy | |
| JP3085272B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH02239668A (ja) | 化合物半導体装置およびその製造方法 | |
| US5214003A (en) | Process for producing a uniform oxide layer on a compound semiconductor substrate | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH039534A (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JP2003243314A (ja) | ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法 | |
| JPH034532A (ja) | 化合物半導体装置の製造方法 | |
| JPS62139335A (ja) | 表面清浄化方法 | |
| JPH0722130B2 (ja) | シリコン薄膜およびその作成方法 | |
| JPH0364073A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPS61232675A (ja) | 多結晶薄膜トランジスタとその製造方法 | |
| JPH02239666A (ja) | 化合物半導体装置の製造方法 | |
| JPS59191329A (ja) | イオン注入型ＧａＡｓ素子の製造方法 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH04151820A (ja) | 半導体装置 | |
| JPH02292831A (ja) | 半導体装置の製造方法 |