JPH02239794A - 制御開始パルス発生回路 - Google Patents
制御開始パルス発生回路Info
- Publication number
- JPH02239794A JPH02239794A JP5980289A JP5980289A JPH02239794A JP H02239794 A JPH02239794 A JP H02239794A JP 5980289 A JP5980289 A JP 5980289A JP 5980289 A JP5980289 A JP 5980289A JP H02239794 A JPH02239794 A JP H02239794A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- control data
- control
- coincidence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御開始のためのパルスを発生するパルス発生
回路に関する。
回路に関する。
一般に，複数のフレームからなり，連続して送信される
複数の制御データから一つの制御データを選択受信し，
この選択された制御データの内容Ｋ従って制御を行う制
御装置等が知られている。
複数の制御データから一つの制御データを選択受信し，
この選択された制御データの内容Ｋ従って制御を行う制
御装置等が知られている。
このような制御装置では，制御開始のための制御開始パ
ルスを発生するための制御開始パルス発生回路を備えて
いる。
ルスを発生するための制御開始パルス発生回路を備えて
いる。
従来の制御開始パルス発生回路の場合，受信制御データ
が切シ替った際にも制御開始・ｆルスを発生している。
が切シ替った際にも制御開始・ｆルスを発生している。
上述した従来の制御開始パルス発生回路では，受信制御
データが切り替った際，制御開始・臂ルスを発生してい
るため，切り替った瞬間Ｋおいて，制御データの不一致
にょシ誤クた制御内容に従って，制御が行われる場合が
ある。
データが切り替った際，制御開始・臂ルスを発生してい
るため，切り替った瞬間Ｋおいて，制御データの不一致
にょシ誤クた制御内容に従って，制御が行われる場合が
ある。
本発明の目的は誤った制御内容で制御が行われることの
ない制御開始パルス発生回路を提供することにある。
ない制御開始パルス発生回路を提供することにある。
本発明によれば，複数の制御データの受信終了・やルス
のうち選択信号によシ選択された制御データに対応する
受信終了パルスを選択する選択回路と，制御データの受
信完了した時前記選択信号を保持する第１の保持回路と
，次の制御データが受信完了した際第１の保持回路出力
信号を保持する第２の保持回路と，前記第１の保持回路
と第２の保持回路の出力の一致を検出する一致検出回路
と，前記選択回路によシ選択された受信終了パルスに基
づいて制御開始パルスを発生させるタイミングをとるタ
イミング回路と，前記タイミング回路の出力を基に，前
記一致検出回路より一致と判断された際制御パルスを発
生させるパルス発生回路を有することを特徴とする制御
開始／４′ルス発生回路が得られる。
のうち選択信号によシ選択された制御データに対応する
受信終了パルスを選択する選択回路と，制御データの受
信完了した時前記選択信号を保持する第１の保持回路と
，次の制御データが受信完了した際第１の保持回路出力
信号を保持する第２の保持回路と，前記第１の保持回路
と第２の保持回路の出力の一致を検出する一致検出回路
と，前記選択回路によシ選択された受信終了パルスに基
づいて制御開始パルスを発生させるタイミングをとるタ
イミング回路と，前記タイミング回路の出力を基に，前
記一致検出回路より一致と判断された際制御パルスを発
生させるパルス発生回路を有することを特徴とする制御
開始／４′ルス発生回路が得られる。
次に本発明について実施例によって説明する。
なお，以下の実施例では，２本の制御データについて切
替えを行った場合について説明する。ここで，受信終了
パルスは，制御データが毎フレーム受信された後発生す
る・やルスとし，制御データの選択は選択信号１０３に
より選択されるものとする。
替えを行った場合について説明する。ここで，受信終了
パルスは，制御データが毎フレーム受信された後発生す
る・やルスとし，制御データの選択は選択信号１０３に
より選択されるものとする。
１本目の受信終了パルス１０１及び２本目の受信終了パ
ルス１０２は，選択信号１０３に基づいて選択回路１に
よって選択される。選択された受信終了／”ルス１０４
（ここでは，受信終了パルス１０１を選択する）は第１
の保持回路２及び第２の保持回路３へ入力される。一方
，選択信号１０３は第１の保持回路２において選択され
た受信Ａ”ルス１０４で保持され，パルス出力１０５と
して送出される。
ルス１０２は，選択信号１０３に基づいて選択回路１に
よって選択される。選択された受信終了／”ルス１０４
（ここでは，受信終了パルス１０１を選択する）は第１
の保持回路２及び第２の保持回路３へ入力される。一方
，選択信号１０３は第１の保持回路２において選択され
た受信Ａ”ルス１０４で保持され，パルス出力１０５と
して送出される。
第１の保持回路２の出力１０５は第２の保持回路３にお
いて選択された受信パルス１０４で保持され，パルス出
力１０６として送出される。第１の保持回路２及び第２
の保持回路３の出力１０５及び１０６は一致検出回路４
へ入力され，一致検出回路はパルス出力１０５及び１０
６の一致検出を行い（ここでは一致時“Ｌ′不一致時“
Ｈ”としている），検出パルス１０７を出力する。また
選択された受信終了／４’ルス１０４は遅延回路５によ
って所定時間の遅延を与えられ遅延・！ルス１０８とし
て出力される。
いて選択された受信パルス１０４で保持され，パルス出
力１０６として送出される。第１の保持回路２及び第２
の保持回路３の出力１０５及び１０６は一致検出回路４
へ入力され，一致検出回路はパルス出力１０５及び１０
６の一致検出を行い（ここでは一致時“Ｌ′不一致時“
Ｈ”としている），検出パルス１０７を出力する。また
選択された受信終了／４’ルス１０４は遅延回路５によ
って所定時間の遅延を与えられ遅延・！ルス１０８とし
て出力される。
一方検出パルス（一致検出回路出力）１０７は，ノ４ル
ス発生回路６に入力され，検出パルス（一致検出回路出
力）１０７が一致を示す場合遅延・やルス（遅延回路出
力）１０８を制御開始・やルス１０９として出力する。
ス発生回路６に入力され，検出パルス（一致検出回路出
力）１０７が一致を示す場合遅延・やルス（遅延回路出
力）１０８を制御開始・やルス１０９として出力する。
ところで，制御データの切替えが行なわれた場合，一致
検出回路出力１０７は不一致信号となり，その結果，遅
延回路出力１０８がパルス発生回路６により止められて
しまうため，制御開始Ａ？ルス１０９が出力されず，切
替が行われた瞬間に受信した制御データについては，制
御開始が行なわれないこととなる。
検出回路出力１０７は不一致信号となり，その結果，遅
延回路出力１０８がパルス発生回路６により止められて
しまうため，制御開始Ａ？ルス１０９が出力されず，切
替が行われた瞬間に受信した制御データについては，制
御開始が行なわれないこととなる。
以上説明した様に本発明では，選択信号が変化して制御
データが切シ替った場合（瞬間） 市ＩＪ御開始・ぐル
スを発生させないようにしたから． 宙ＩＩ御データが
切り替った場合でも誤った制御データの内容による被制
御装置の誤動作を防止できる効果毅；ある。
データが切シ替った場合（瞬間） 市ＩＪ御開始・ぐル
スを発生させないようにしたから． 宙ＩＩ御データが
切り替った場合でも誤った制御データの内容による被制
御装置の誤動作を防止できる効果毅；ある。
第１図は本発明の一実施例を示すブロック図，第２図は
第１図に示す制御開始・臂ルス発生回路の動作を説明す
るだめのタイミング図である。 １・・・選択回路（ＳＥＬ） ， ２・・・第１の保持
回路，３・・・第２の保持回路，４・・・一致検出回路
，５・・・遅延回路（Ｄｅｌａｙ） ＋ ６・・・パル
ス発生回路。
第１図に示す制御開始・臂ルス発生回路の動作を説明す
るだめのタイミング図である。 １・・・選択回路（ＳＥＬ） ， ２・・・第１の保持
回路，３・・・第２の保持回路，４・・・一致検出回路
，５・・・遅延回路（Ｄｅｌａｙ） ＋ ６・・・パル
ス発生回路。
Claims (1)
- １、複数の制御データの受信終了パルスのうち選択信号
により選択された制御データに対応する受信終了パルス
を選択する選択回路と、制御データの受信完了した時前
記選択信号を保持する第１の保持回路と、次の制御デー
タが受信完了した際第１の保持回路出力信号を保持する
第２の保持回路と、前記第１の保持回路と第２の保持回
路の出力の一致を検出する一致検出回路と、前記選択回
路により選択された受信終了パルスに基づいて制御開始
パルスを発生させるタイミングをとるタイミング回路と
、前記タイミング回路の出力を基に、前記一致検出回路
より一致と判断された際制御パルスを発生させるパルス
発生回路を有することを特徴とする制御開始パルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059802A JP2730148B2 (ja) | 1989-03-14 | 1989-03-14 | 制御開始パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1059802A JP2730148B2 (ja) | 1989-03-14 | 1989-03-14 | 制御開始パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239794A true JPH02239794A (ja) | 1990-09-21 |
| JP2730148B2 JP2730148B2 (ja) | 1998-03-25 |
Family
ID=13123765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1059802A Expired - Lifetime JP2730148B2 (ja) | 1989-03-14 | 1989-03-14 | 制御開始パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730148B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160037U (ja) * | 1980-04-28 | 1981-11-28 |
-
1989
- 1989-03-14 JP JP1059802A patent/JP2730148B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160037U (ja) * | 1980-04-28 | 1981-11-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730148B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517638A (en) | Dynamic clock switching circuitry and method | |
| JPS61170150A (ja) | 時分割多元接続方式における基準局の従局制御装置 | |
| JPH02239794A (ja) | 制御開始パルス発生回路 | |
| US6842052B2 (en) | Multiple asynchronous switching system | |
| JPH02268511A (ja) | 二相パルス発生回路 | |
| US6510134B1 (en) | Non-break change-over device for redundancy system in information transmission systems | |
| JP2723267B2 (ja) | 非同期入力インターフェース装置 | |
| JPH04236531A (ja) | メッセージ通信ルート切替方式 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPH03225429A (ja) | 集積回路装置 | |
| JP2892821B2 (ja) | データ転送装置 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JPH04220707A (ja) | 信号保持回路 | |
| JPH0528101A (ja) | バス通信方式 | |
| KR970058202A (ko) | 리모콘 신호의 잡음 혼입에 따른 오동작 방지 방법 | |
| JPH0535501A (ja) | 割込み信号制御回路 | |
| JPS63212235A (ja) | シリアルデ−タ信号処理装置 | |
| JPH11242529A (ja) | クロック制御装置 | |
| JPH04336825A (ja) | ２段同期回路 | |
| JP2001256103A (ja) | マイクロプロセッサシステム | |
| JPH0387790A (ja) | 同期切替回路 | |
| JPH04167647A (ja) | 制御情報信号切替回路 | |
| JPH02184919A (ja) | フレームアライン方式 | |
| JPS6373411A (ja) | クロツク供給装置 | |
| JPH0333962A (ja) | シリアルインターフェイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |