JPH02268511A - 二相パルス発生回路 - Google Patents
二相パルス発生回路Info
- Publication number
- JPH02268511A JPH02268511A JP1091027A JP9102789A JPH02268511A JP H02268511 A JPH02268511 A JP H02268511A JP 1091027 A JP1091027 A JP 1091027A JP 9102789 A JP9102789 A JP 9102789A JP H02268511 A JPH02268511 A JP H02268511A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- output
- positive
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、正相及び逆相のコンプリメンタリパルスを発
生する二相パルス発生回路に関する。
生する二相パルス発生回路に関する。
本発明は二相パルス発生回路に関し、信号源の出力端と
位相反転回路の出力端とを第２の位相反転回路を介して
接続することにより、簡単な構成で位相差のないパルス
信号を得られるようにしたものである。
位相反転回路の出力端とを第２の位相反転回路を介して
接続することにより、簡単な構成で位相差のないパルス
信号を得られるようにしたものである。
正相及び逆相のコンプリメンタリパルスを発生する二相
パルス発生回路として第４図に示すような構成が知られ
ている。図において、入力端子（１）に供給された信号
は２段のイ゛ンバータ（２） （３）の直列回路に供給
され、このインバータ（３）からの信号がさらに２段の
インバータ（４） （５）の直列回路に供給されて入力
と同相の信号が出力端子（６）に取出されると共に、イ
ンバータ（３）からの信号が３段のインバータ（７）（
８）（９）の直列回路に供給されて入力と逆相の信号が
出力端子（１０）に取出される。このようにして正相及
び逆相のパルスが発生される。
パルス発生回路として第４図に示すような構成が知られ
ている。図において、入力端子（１）に供給された信号
は２段のイ゛ンバータ（２） （３）の直列回路に供給
され、このインバータ（３）からの信号がさらに２段の
インバータ（４） （５）の直列回路に供給されて入力
と同相の信号が出力端子（６）に取出されると共に、イ
ンバータ（３）からの信号が３段のインバータ（７）（
８）（９）の直列回路に供給されて入力と逆相の信号が
出力端子（１０）に取出される。このようにして正相及
び逆相のパルスが発生される。
ところが上述の構成において、インバータ（２）〜（５
）、 （７）〜（９）にはそれぞれ所定の動作遅延時間
τが存在している。
）、 （７）〜（９）にはそれぞれ所定の動作遅延時間
τが存在している。
このため上述の構成において、例えば第５図Ａに示すよ
うなパルス信号が供給された場合に、インバータ（３）
の出力信号は２τ遅延されて同図Ｂに示すようになる。
うなパルス信号が供給された場合に、インバータ（３）
の出力信号は２τ遅延されて同図Ｂに示すようになる。
そして出力端子（６）にはこの信号が２τ遅延されて同
図已に示すような信号が出力されるのに対し、゛出力端
子（１０）には上述の信号が３τ、遅延されて同図Ｆに
、示すような信号が出力される。図中Ｃ及びＤは後述す
る。
図已に示すような信号が出力されるのに対し、゛出力端
子（１０）には上述の信号が３τ、遅延されて同図Ｆに
、示すような信号が出力される。図中Ｃ及びＤは後述す
る。
すなわち上述の構成において、出力端子（６）（１０）
に出力される信号の間には、インバータ１段分の遅延時
間τに相当する位相差が生じている。従ってこのような
パルス信号を例えば第６図に示すようなサンプルホール
ド回路のアドレスパルスに用いると、この位相差の間に
第７図に示すようなカプリングノイズが出力に重畳され
、信号のＳ／Ｎを劣化される大きな要因となっていた。
に出力される信号の間には、インバータ１段分の遅延時
間τに相当する位相差が生じている。従ってこのような
パルス信号を例えば第６図に示すようなサンプルホール
ド回路のアドレスパルスに用いると、この位相差の間に
第７図に示すようなカプリングノイズが出力に重畳され
、信号のＳ／Ｎを劣化される大きな要因となっていた。
この出願はこのような点に鑑みてなされたものである。
〔課題を解決するための手段〕
本発明は、正相のパルスを発生するパルス信号源（１０
０）と、上記正相のパルスが入力され逆相のパルスを発
生する第１の位相反転回路（インバータ（８））とを有
し、上記パルス信号源の出力端と上記第１の位相反転回
路の出力端とを第２の位相反転回路（インバータ（１１
）及び（１２））を介して接続して上記正相のパルスと
上記逆相のパルスの位相を合せるようにしたことを特徴
とする二相パルス発生回路である。
０）と、上記正相のパルスが入力され逆相のパルスを発
生する第１の位相反転回路（インバータ（８））とを有
し、上記パルス信号源の出力端と上記第１の位相反転回
路の出力端とを第２の位相反転回路（インバータ（１１
）及び（１２））を介して接続して上記正相のパルスと
上記逆相のパルスの位相を合せるようにしたことを特徴
とする二相パルス発生回路である。
これによれば、パルス信号源の出力端と、位相反転回路
の出力端とが第２の位相反転回路を介して接続されるこ
とによって、それぞれの出力信号の位相が補正され、簡
単な構成で位相差のない良好な正相及び逆相のパルス信
号を得ることができる。
の出力端とが第２の位相反転回路を介して接続されるこ
とによって、それぞれの出力信号の位相が補正され、簡
単な構成で位相差のない良好な正相及び逆相のパルス信
号を得ることができる。
第１図において、上述の従来例と対応する部分には同一
符号を附して説明を省略する。この図においてインバー
タ（４）の出力端とインバータ（８）の出力端との間が
相互にインバータ（１１）及び（１２）を介して接続さ
れる。他は従来例と同様に構成される。
符号を附して説明を省略する。この図においてインバー
タ（４）の出力端とインバータ（８）の出力端との間が
相互にインバータ（１１）及び（１２）を介して接続さ
れる。他は従来例と同様に構成される。
すなわち上述の構成においてインバータ（４）（７）ま
での構成がパルス信号源（１００）とされ、この出力（
インバータ（７）の出力）が入力されるインバータ（８
）が設けられ、信号源（１００）の出力端（インバータ
（４）の出力端）とインバータ（８）の出力端とがイン
バータ（１１）及び（１２）を介して接続される。
での構成がパルス信号源（１００）とされ、この出力（
インバータ（７）の出力）が入力されるインバータ（８
）が設けられ、信号源（１００）の出力端（インバータ
（４）の出力端）とインバータ（８）の出力端とがイン
バータ（１１）及び（１２）を介して接続される。
従ってこの構成において、インバータ（４）及び（８）
の出力端には、本来はそれぞれ第２図Ａ及びＢに実線で
示すような信号が取出される。これに対してインバータ
（１１）及び（１２）が設けられることによって、イン
バータ（４）の出力が反転されてインバータ（８）の出
力に加算され、インバータ（８）の出力が反転されてイ
ンバータ（４）の出力に加算される。このため各信号は
、パルスの始端（左側）のカプリングの期間Ｔ１にイン
バータ（４）の出力の立上がりが抑圧され且つインバー
タ（８）の出力の立下がりが早められ、また後端（右側
）のカプリングの期間Ｔ２にインバータ（８）の出力の
立上がりが抑圧され且つインバータ（４）の立下がりが
早められて、同図中に破線で示すような波形とされる。
の出力端には、本来はそれぞれ第２図Ａ及びＢに実線で
示すような信号が取出される。これに対してインバータ
（１１）及び（１２）が設けられることによって、イン
バータ（４）の出力が反転されてインバータ（８）の出
力に加算され、インバータ（８）の出力が反転されてイ
ンバータ（４）の出力に加算される。このため各信号は
、パルスの始端（左側）のカプリングの期間Ｔ１にイン
バータ（４）の出力の立上がりが抑圧され且つインバー
タ（８）の出力の立下がりが早められ、また後端（右側
）のカプリングの期間Ｔ２にインバータ（８）の出力の
立上がりが抑圧され且つインバータ（４）の立下がりが
早められて、同図中に破線で示すような波形とされる。
そしてこれらの信号がインバータ（５）及び（９）に供
給されることにより、出力端子（６）及び（１０）には
それぞれ同図Ｃ及びＤに示すように、位相差のない正相
及び逆相のパルス信号を取出すことができる。
給されることにより、出力端子（６）及び（１０）には
それぞれ同図Ｃ及びＤに示すように、位相差のない正相
及び逆相のパルス信号を取出すことができる。
こうして上述の構成によれば、パルス信号源の出力端と
、位相反転回路の出力端とが第２の位相反転回路を介し
て接続されることによって、それぞれの出力信号の位相
が補正され、簡単な構成で位相差のない良好な正相及び
逆相のパルス信号を得ることができるものである。
、位相反転回路の出力端とが第２の位相反転回路を介し
て接続されることによって、それぞれの出力信号の位相
が補正され、簡単な構成で位相差のない良好な正相及び
逆相のパルス信号を得ることができるものである。
なお第３図はシミュレーションによる結果を示し、上述
の構成によればインバータ（４）（８）の出力は同図Ａ
に示すようになり、これによって同図Ｂに示すような正
相及び逆相のパルス信号が得られる。
の構成によればインバータ（４）（８）の出力は同図Ａ
に示すようになり、これによって同図Ｂに示すような正
相及び逆相のパルス信号が得られる。
これに対して従来の構成では対応する各部の信号、は同
図Ｃ及びＤに示すようであって、この場合に出力の位相
差はそれぞれ矢印Ｘ及びｙに示すようにｘ（ｙとなって
、上述の構成によれば位相は極めて小さくなっている。
図Ｃ及びＤに示すようであって、この場合に出力の位相
差はそれぞれ矢印Ｘ及びｙに示すようにｘ（ｙとなって
、上述の構成によれば位相は極めて小さくなっている。
また上述の構成において、信号の位相関係が保証されて
いる場合にはインバータ（１１）及び（１２）は一方の
みでよく、例えば上述のようにインバータ（４）の出力
が進相している場合にはインバータ（１２）は設けな（
でもよい。
いる場合にはインバータ（１１）及び（１２）は一方の
みでよく、例えば上述のようにインバータ（４）の出力
が進相している場合にはインバータ（１２）は設けな（
でもよい。
この発明によれば、パルス信号源の出力端と、位相反転
回路の出力端とが第２の位相反転回路を介して接続され
ることによって、それぞれの出力信号の位相が補正され
、簡単な構成で位相差のない良好な正相及び逆相のパル
ス信号を得ることができるようになった。
回路の出力端とが第２の位相反転回路を介して接続され
ることによって、それぞれの出力信号の位相が補正され
、簡単な構成で位相差のない良好な正相及び逆相のパル
ス信号を得ることができるようになった。
第１図は本発明の一例の構成図、第２図、第３図はその
説明のための図、第４図〜第７図は従来の技術の説明の
ための図である。 （１）は入力端子、 （２）〜（５） （７）〜（９） （１１） （１２）
はインバータ、 （６）（１０）は出力端子である。 代 理 人 松 隈 秀 盛 寅應例の構成゛ｍ 第１図
説明のための図、第４図〜第７図は従来の技術の説明の
ための図である。 （１）は入力端子、 （２）〜（５） （７）〜（９） （１１） （１２）
はインバータ、 （６）（１０）は出力端子である。 代 理 人 松 隈 秀 盛 寅應例の構成゛ｍ 第１図
Claims (1)
- 【特許請求の範囲】 正相のパルスを発生するパルス信号源と、 上記正相のパルスが入力され逆相のパルスを発生する第
１の位相反転回路とを有し、 上記パルス信号源の出力端と上記第１の位相反転回路の
出力端とを第２の位相反転回路を介して接続して上記正
相のパルスと上記逆相のパルスの位相を合せるようにし
たことを特徴とする二相パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091027A JPH02268511A (ja) | 1989-04-11 | 1989-04-11 | 二相パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1091027A JPH02268511A (ja) | 1989-04-11 | 1989-04-11 | 二相パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02268511A true JPH02268511A (ja) | 1990-11-02 |
Family
ID=14015043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1091027A Pending JPH02268511A (ja) | 1989-04-11 | 1989-04-11 | 二相パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02268511A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116242A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 論理回路 |
| JP2003101390A (ja) * | 2001-09-20 | 2003-04-04 | Asahi Kasei Microsystems Kk | クロック発生回路 |
| JP2011004182A (ja) * | 2009-06-18 | 2011-01-06 | Fujitsu Semiconductor Ltd | 差動受信回路 |
| JP2011239363A (ja) * | 2010-04-30 | 2011-11-24 | Hynix Semiconductor Inc | 差動信号生成回路 |
| JP2012034311A (ja) * | 2010-08-03 | 2012-02-16 | Honda Motor Co Ltd | 信号送受信手段 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242814A (ja) * | 1988-08-02 | 1990-02-13 | Oki Electric Ind Co Ltd | 半導体集積回路 |
-
1989
- 1989-04-11 JP JP1091027A patent/JPH02268511A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242814A (ja) * | 1988-08-02 | 1990-02-13 | Oki Electric Ind Co Ltd | 半導体集積回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116242A (ja) * | 1994-10-13 | 1996-05-07 | Nec Corp | 論理回路 |
| JP2003101390A (ja) * | 2001-09-20 | 2003-04-04 | Asahi Kasei Microsystems Kk | クロック発生回路 |
| JP2011004182A (ja) * | 2009-06-18 | 2011-01-06 | Fujitsu Semiconductor Ltd | 差動受信回路 |
| JP2011239363A (ja) * | 2010-04-30 | 2011-11-24 | Hynix Semiconductor Inc | 差動信号生成回路 |
| JP2012034311A (ja) * | 2010-08-03 | 2012-02-16 | Honda Motor Co Ltd | 信号送受信手段 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629793A (ja) | 同期ディジタル論理回路 | |
| JPH07135454A (ja) | 調整された遅延線 | |
| JP2870629B2 (ja) | 論理回路 | |
| JPH04219016A (ja) | 出力端子回路 | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JPS6010913A (ja) | パルス信号のノイズ除去回路 | |
| JP2003101390A (ja) | クロック発生回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPH05102803A (ja) | フリツプフロツプ回路 | |
| JPH0481118A (ja) | 入力回路 | |
| SU1432724A2 (ru) | Фазовый дискриминатор | |
| JPH02116214A (ja) | モノサイクルパルス生成回路 | |
| JPH037291B2 (ja) | ||
| JPH01115213A (ja) | ノイズ除去回路 | |
| KR100510457B1 (ko) | 액정표시장치의시스템클럭신호발생방법및회로 | |
| JPH0645951A (ja) | シリアルデータ／パラレルデータ変換回路装置 | |
| JPH05259824A (ja) | 半導体論理集積回路 | |
| JPH1084277A (ja) | クロック生成回路 | |
| JPS61288513A (ja) | パルス発生回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH04321314A (ja) | 選択回路 | |
| JPS6394713A (ja) | セレクタ回路 |