JPH02241213A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH02241213A JPH02241213A JP2029730A JP2973090A JPH02241213A JP H02241213 A JPH02241213 A JP H02241213A JP 2029730 A JP2029730 A JP 2029730A JP 2973090 A JP2973090 A JP 2973090A JP H02241213 A JPH02241213 A JP H02241213A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- resistor
- coupled
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、コレクタが負荷を経て共通端子に結合されエ
ミッタが互に結合された第１及び第２のトランジスタを
具え、その相互結合エミッタを第１電源端子に第１抵抗
と第１電流源を経て結合すると共に第２抵抗と第２電流
源を経て結合し、更に前記相互結合エミッタを前記第１
トランジスタのベースにベースが結合された第３トラン
ジスタのエミッタに前記第１抵抗を経て結合すると共に
前記第２トランジスタのベースにベースが結合された第
４トランジスタのエミッタに前記第２抵抗を経て結合し
て成る差動増幅器に関するものである。
ミッタが互に結合された第１及び第２のトランジスタを
具え、その相互結合エミッタを第１電源端子に第１抵抗
と第１電流源を経て結合すると共に第２抵抗と第２電流
源を経て結合し、更に前記相互結合エミッタを前記第１
トランジスタのベースにベースが結合された第３トラン
ジスタのエミッタに前記第１抵抗を経て結合すると共に
前記第２トランジスタのベースにベースが結合された第
４トランジスタのエミッタに前記第２抵抗を経て結合し
て成る差動増幅器に関するものである。
（従来の技術）
斯る差動増幅器は集積半導体回路及び特に高速アナログ
−ディジタル変換器、演算増幅器及びサンプルホールド
回路に用いることができる。
−ディジタル変換器、演算増幅器及びサンプルホールド
回路に用いることができる。
斯る差動増幅器は米国特許第４６１６１９０号明細書か
ら既知である。この既知の増幅器では第１及び第２トラ
ンジスタが差動対を構成し、この差動対にはエミッタ電
流が第１及び第２電流源により第１及び第２抵抗を経て
供給される。第３及び第４トランジスタが第１及び第２
トランジスタと相まってエミッタ縮退差動対を構成し、
それらのバイアス電流も第１及び第２電流源により供給
される。
ら既知である。この既知の増幅器では第１及び第２トラ
ンジスタが差動対を構成し、この差動対にはエミッタ電
流が第１及び第２電流源により第１及び第２抵抗を経て
供給される。第３及び第４トランジスタが第１及び第２
トランジスタと相まってエミッタ縮退差動対を構成し、
それらのバイアス電流も第１及び第２電流源により供給
される。
第１及び第２トランジスタのコレクタはそれぞれ抵抗を
経て第２電源端子に結合し、第３及び第４トランジスタ
のコレクタはこの電源端子に直接接続する。出力信号は
第１及び第２トランジスタのコレクタから取り出す。入
力端子間の電圧差が零ボルトである平衡状態においては
、第１及び第２トランジスタを流れる電流が互に略々等
しく、この場合には第３及び第４トランジスタを流れる
電流も互に略々等しい。第１及び第２入力端子間の電圧
差が正の場合には第１及び第３トランジスタを流れる電
流が増大し、第２及び第４トランジスタを流れる電流が
減少する。電流増大は第２電流源により第２抵抗を経て
与えられる。この入力電圧差が増大すると、第２トラン
ジスタが最初にカ一 ツトオフする。第４トランジスタはしばらくの間導通の
ままになるので、第１トランジスタの電流は依然として
第２抵抗を経て増大し得る。このようにして第１トラン
ジスタの駆動レンジが第４トランシズタもカットオフさ
れるまで拡張される。
経て第２電源端子に結合し、第３及び第４トランジスタ
のコレクタはこの電源端子に直接接続する。出力信号は
第１及び第２トランジスタのコレクタから取り出す。入
力端子間の電圧差が零ボルトである平衡状態においては
、第１及び第２トランジスタを流れる電流が互に略々等
しく、この場合には第３及び第４トランジスタを流れる
電流も互に略々等しい。第１及び第２入力端子間の電圧
差が正の場合には第１及び第３トランジスタを流れる電
流が増大し、第２及び第４トランジスタを流れる電流が
減少する。電流増大は第２電流源により第２抵抗を経て
与えられる。この入力電圧差が増大すると、第２トラン
ジスタが最初にカ一 ツトオフする。第４トランジスタはしばらくの間導通の
ままになるので、第１トランジスタの電流は依然として
第２抵抗を経て増大し得る。このようにして第１トラン
ジスタの駆動レンジが第４トランシズタもカットオフさ
れるまで拡張される。
入力電圧差が反対極性を有する場合にも同様の応答が得
られる。
られる。
（発明が解決しようとする課題）
出力端子と第１電源端子との間の電圧は常に中間素子の
正しい動作を与えるに足る電圧である必要があるため、
再出力電圧は決して第１電源端子の電圧に等しくなり得
ない。しかし、出力電圧は第２電源端子の電圧に等しく
なり得る。従って、再出力電圧が出力特性の中心で交差
せず、ＡＢ級動作になる。よって、平衡状態が出力特性
の中心に位置するシングルエンデツドＡ線出力信号は負
荷を電流ミラーにより構成する場合にしか得ることがで
きない。
正しい動作を与えるに足る電圧である必要があるため、
再出力電圧は決して第１電源端子の電圧に等しくなり得
ない。しかし、出力電圧は第２電源端子の電圧に等しく
なり得る。従って、再出力電圧が出力特性の中心で交差
せず、ＡＢ級動作になる。よって、平衡状態が出力特性
の中心に位置するシングルエンデツドＡ線出力信号は負
荷を電流ミラーにより構成する場合にしか得ることがで
きない。
これがため、本発明の目的はシングルエンデツドＡ級信
号及び差動Ａ緑信号の双方をその出力端子から直接取り
出すことができる差動増幅器を提供することにある。
号及び差動Ａ緑信号の双方をその出力端子から直接取り
出すことができる差動増幅器を提供することにある。
（課題を解決するための手段）
本発明は頭書に記載したタイプの差動増幅器において、
前記第３及び第４トランジスタのコレクタを共通の第３
抵抗を経て前記第２電源端子に結合すると共にエミッタ
が前記共通端子に結合されコレクタが前記第２電源端子
に結合された第５トランジスタのベースに結合したこと
を特徴とする。
前記第３及び第４トランジスタのコレクタを共通の第３
抵抗を経て前記第２電源端子に結合すると共にエミッタ
が前記共通端子に結合されコレクタが前記第２電源端子
に結合された第５トランジスタのベースに結合したこと
を特徴とする。
本発明は、第５トランジスタによって、第３抵抗を流れ
る電流が第１又は第２抵抗を経て加えられる第１又は第
２トランジスタを流れる電流から絶縁されるという事実
に基づいて為したものである。正しいバイアスの場合に
はこれにより出力特性の中心で交差する出力電圧を生じ
、Ａ級゛動作に対応する。従って、何の問題もなしにシ
ングルエンデツド出力信号も差動出力信号も得ることが
できる。
る電流が第１又は第２抵抗を経て加えられる第１又は第
２トランジスタを流れる電流から絶縁されるという事実
に基づいて為したものである。正しいバイアスの場合に
はこれにより出力特性の中心で交差する出力電圧を生じ
、Ａ級゛動作に対応する。従って、何の問題もなしにシ
ングルエンデツド出力信号も差動出力信号も得ることが
できる。
本発明差動増幅器の第１の実施例では第１及び第２トラ
ンジスタのコレクタをそれぞれ第４及び第５抵抗を経て
共通端子に結合する。
ンジスタのコレクタをそれぞれ第４及び第５抵抗を経て
共通端子に結合する。
本発明差動増幅器の第２の実施例では第１及び第２トラ
ンジスタのコレクタを電流ミラー回路により共通端子に
結合する。
ンジスタのコレクタを電流ミラー回路により共通端子に
結合する。
（実施例）
図面を参照して本発明を実施例につき詳細に説明する。
第１図は従来の差動増幅器を示す。この増幅器では入力
電圧をトランジスタＴ１及びＴ３のベース及びトランジ
スタＴ２及びＴ４のベースで構成される第１及び第２入
力端子１及び２に供給する。トランジスタＴＩ及びＴ２
のエミッタを互に結合し、この相互結合エミッタをそれ
ぞれ抵抗Ｒ１及び電流源Ｊ１を経て及び抵抗Ｒ２及び電
流源Ｊ２を経て第１電源端子Ｖ９．、に結合すると共に
それぞれ抵抗Ｒ１及びＲ２を経てトランジスタＴ３及び
Ｔ４のエミッタに結合する。
電圧をトランジスタＴ１及びＴ３のベース及びトランジ
スタＴ２及びＴ４のベースで構成される第１及び第２入
力端子１及び２に供給する。トランジスタＴＩ及びＴ２
のエミッタを互に結合し、この相互結合エミッタをそれ
ぞれ抵抗Ｒ１及び電流源Ｊ１を経て及び抵抗Ｒ２及び電
流源Ｊ２を経て第１電源端子Ｖ９．、に結合すると共に
それぞれ抵抗Ｒ１及びＲ２を経てトランジスタＴ３及び
Ｔ４のエミッタに結合する。
トランジスタＴ３及びＴ４のコレクタを第２電源端子Ｖ
ｃｃに結合する。この電源端子は抵抗Ｒ３を経てトラン
ジスタＴＩのコレクタ（第１出カ端子３を構成する）に
も結合すると共に抵抗Ｒ４を経てトランジスタＴ２のコ
レクタ（第２出力端子４を構成する）にも結合する。平
衡状態では等しい電流が素子ＲＩＴｌ、 Ｒ３及び素子
Ｒ２，Ｔ２． ＋１４を経て、及びトランジスタＴ３及
びＴ４を経て流れる。この場合には出力端子間の電圧差
は略々零になる。例えば入力端子１及び２間の電圧差が
正の場合には、トランジスタＴ１及びＴ３を流れる電流
が増大し、逆にトランジスタＴ２及びＴ４を流れる電流
が減少する。このとき追加の電流が抵抗Ｒ２を経て電流
源Ｊ２へと流れる。入力電圧差が増大すると、トランジ
スタＴ２がターンオフするがトランジスタＴ４はまだ導
通する。電流源Ｊ２が追加の電流をトランジスタＴ１に
供給するためにトランジスタＴ１の駆動レンジが単差動
対と比較して拡張される。トランジスタＴ４がカントオ
フするとトランジスタＴＩ及びＴ３を流れる電流は最大
値に到達する。反対極性の入力電圧差の場合にはトラン
ジスタＴ２の駆動レンジが同様に拡張され、この場合に
はトランジスタＴＩ及びＴ３が順次にカットオフされる
。
ｃｃに結合する。この電源端子は抵抗Ｒ３を経てトラン
ジスタＴＩのコレクタ（第１出カ端子３を構成する）に
も結合すると共に抵抗Ｒ４を経てトランジスタＴ２のコ
レクタ（第２出力端子４を構成する）にも結合する。平
衡状態では等しい電流が素子ＲＩＴｌ、 Ｒ３及び素子
Ｒ２，Ｔ２． ＋１４を経て、及びトランジスタＴ３及
びＴ４を経て流れる。この場合には出力端子間の電圧差
は略々零になる。例えば入力端子１及び２間の電圧差が
正の場合には、トランジスタＴ１及びＴ３を流れる電流
が増大し、逆にトランジスタＴ２及びＴ４を流れる電流
が減少する。このとき追加の電流が抵抗Ｒ２を経て電流
源Ｊ２へと流れる。入力電圧差が増大すると、トランジ
スタＴ２がターンオフするがトランジスタＴ４はまだ導
通する。電流源Ｊ２が追加の電流をトランジスタＴ１に
供給するためにトランジスタＴ１の駆動レンジが単差動
対と比較して拡張される。トランジスタＴ４がカントオ
フするとトランジスタＴＩ及びＴ３を流れる電流は最大
値に到達する。反対極性の入力電圧差の場合にはトラン
ジスタＴ２の駆動レンジが同様に拡張され、この場合に
はトランジスタＴＩ及びＴ３が順次にカットオフされる
。
第２図には端子３及び４の出力電圧ｖ３及びｖ４を入力
端子１及び２間の電圧差Ｖｌ−Ｖ２の関数としてプロッ
トしである。この場合には再出力電圧はこの特性の中心
で交差せず、この特性はＡＢ級動作に相当する。増大す
る入力電圧において一方の出力電圧が既に制限されてい
ても他方の出力電圧がまだ相当の時間に亘って増大し得
る。この場合、Ａ繰出力信号は負荷として電流ミラーを
用いるときにのみ得ることができるだけである。
端子１及び２間の電圧差Ｖｌ−Ｖ２の関数としてプロッ
トしである。この場合には再出力電圧はこの特性の中心
で交差せず、この特性はＡＢ級動作に相当する。増大す
る入力電圧において一方の出力電圧が既に制限されてい
ても他方の出力電圧がまだ相当の時間に亘って増大し得
る。この場合、Ａ繰出力信号は負荷として電流ミラーを
用いるときにのみ得ることができるだけである。
第３図は本発明差動増幅器の第１の実施例を示し、第１
図と同一の部分には同一の符号を付しである。本発明で
はトランジスタＴ３及びＴ４のコレクタを第２電源端子
Ｖｃｃに抵抗Ｒ５を経て結合すると共にトランジスタＴ
５のベース−コレクタ接合を経て結合する。トランジス
タＴ１及びＴ２の結合コレクタ間のノードから成る共通
端子５をトランジスタＴ５のエミッタに結合する。従っ
て、トランジスタＴ３及びＴ４を流れる電流の和が抵抗
Ｒ５を経て流れ、トランジスタＴ１及びＴ２を流れる電
流の和がトランジスタＴ５を経て流れる。出力端子３及
び４の電位は抵抗Ｒ５、トランジスタＴ５のベース−エ
ミッタ接合及び略々等しい抵抗値の抵抗Ｒ３又はＲ４間
の総合電圧降下により決まる。適切な設計の場合には、
この電位は総合出力電圧スイングの中心に位置し、Ａ級
動作を得ることができる。最大出力の場合における出力
端子と第２電源端子ＶＣＣとの間の所要残留電圧がこれ
に寄与する。
図と同一の部分には同一の符号を付しである。本発明で
はトランジスタＴ３及びＴ４のコレクタを第２電源端子
Ｖｃｃに抵抗Ｒ５を経て結合すると共にトランジスタＴ
５のベース−コレクタ接合を経て結合する。トランジス
タＴ１及びＴ２の結合コレクタ間のノードから成る共通
端子５をトランジスタＴ５のエミッタに結合する。従っ
て、トランジスタＴ３及びＴ４を流れる電流の和が抵抗
Ｒ５を経て流れ、トランジスタＴ１及びＴ２を流れる電
流の和がトランジスタＴ５を経て流れる。出力端子３及
び４の電位は抵抗Ｒ５、トランジスタＴ５のベース−エ
ミッタ接合及び略々等しい抵抗値の抵抗Ｒ３又はＲ４間
の総合電圧降下により決まる。適切な設計の場合には、
この電位は総合出力電圧スイングの中心に位置し、Ａ級
動作を得ることができる。最大出力の場合における出力
端子と第２電源端子ＶＣＣとの間の所要残留電圧がこれ
に寄与する。
第４図は出力電圧ｖ３及びＶ、を入力端子１及び２間の
電圧差Ｌ−Ｖｚの関数として示すものである。
電圧差Ｌ−Ｖｚの関数として示すものである。
再出力電圧は特性の中心で交差し、差動出力信号として
同一の出力電圧スイングを有するシングルエンデツド信
号を得ることができる。
同一の出力電圧スイングを有するシングルエンデツド信
号を得ることができる。
第５図は本発明差動増幅器の第２の実施例を示し、第３
図と同一の部分には同一の符号を付しである。本例では
抵抗Ｒ３及びＲ４をｐｎｐ トランジスタＴ６及びＴ７
と置き換え、それらのエミッタを共通端子５に結合する
。トランジスタＴ６のベースをトランジスタＴ７のベー
ス及びコレクタに結合すると共にトランジスタＴ２のコ
レクタに結合する。トランジスタＴ６のコレクタをトラ
ンジスタ↑１のコレクタに結合して出力端子３を構成す
る。この場合、トランジスタＴ６を流れる電流がらトラ
ンジスタＴ１を流れる電流が差し引かれた電流をこの出
力端子３から得ることができる。
図と同一の部分には同一の符号を付しである。本例では
抵抗Ｒ３及びＲ４をｐｎｐ トランジスタＴ６及びＴ７
と置き換え、それらのエミッタを共通端子５に結合する
。トランジスタＴ６のベースをトランジスタＴ７のベー
ス及びコレクタに結合すると共にトランジスタＴ２のコ
レクタに結合する。トランジスタＴ６のコレクタをトラ
ンジスタ↑１のコレクタに結合して出力端子３を構成す
る。この場合、トランジスタＴ６を流れる電流がらトラ
ンジスタＴ１を流れる電流が差し引かれた電流をこの出
力端子３から得ることができる。
本発明は上述した実施例にのみ限定されるものでなく、
種にの変形や変更が可能である、例えば非複合（単一）
トランジスタの代りにダーリントントランジスタの使用
或は異なる負荷の使用が可能である。また、ｐｎｐ又は
ユニポーラトランジスタを使用することもできる。後者
の場合には特許請求の範囲の記載においてコレクタ、ベ
ース及びエミッタをドレイン、ゲート及びソースと読み
替える必要がある。
種にの変形や変更が可能である、例えば非複合（単一）
トランジスタの代りにダーリントントランジスタの使用
或は異なる負荷の使用が可能である。また、ｐｎｐ又は
ユニポーラトランジスタを使用することもできる。後者
の場合には特許請求の範囲の記載においてコレクタ、ベ
ース及びエミッタをドレイン、ゲート及びソースと読み
替える必要がある。
第１図は従来の差動増幅器の回路図、
第２図は第１図に示す構成の差動増幅器の人力出力特性
曲線を示す図、 第３図は本発明差動増幅器の第１の実施例の回路図、 第４図は第３図に示す構成の差動増幅器の入力−出力特
性曲線図、 第５図は本発明差動増幅器の第２の実施例の回路図であ
る。 Ｔ１． Ｔ２・・・第１及び第２トランジスタＲ１，Ｒ
２・・・第１及び第２抵抗 Ｊ１． Ｊ２・・・第１及び第２電流源Ｔ３． Ｔ４・
・・第３及び第４トランジスタＲ３，Ｒ４・・・負荷抵
抗 １，２・・・入力端子３．４・・・出力端子 Ｖ＠＠＋ ＶｅＣ・・・第１及び第２電源端子Ｒ５・・
・第３抵抗 Ｔ５・・・第５トランジスタ Ｔ６． Ｔ７・・・電流ミラー回路 ｅ ｆｆ ・−一トーー’：＞ 〉 〉 −才 〉
曲線を示す図、 第３図は本発明差動増幅器の第１の実施例の回路図、 第４図は第３図に示す構成の差動増幅器の入力−出力特
性曲線図、 第５図は本発明差動増幅器の第２の実施例の回路図であ
る。 Ｔ１． Ｔ２・・・第１及び第２トランジスタＲ１，Ｒ
２・・・第１及び第２抵抗 Ｊ１． Ｊ２・・・第１及び第２電流源Ｔ３． Ｔ４・
・・第３及び第４トランジスタＲ３，Ｒ４・・・負荷抵
抗 １，２・・・入力端子３．４・・・出力端子 Ｖ＠＠＋ ＶｅＣ・・・第１及び第２電源端子Ｒ５・・
・第３抵抗 Ｔ５・・・第５トランジスタ Ｔ６． Ｔ７・・・電流ミラー回路 ｅ ｆｆ ・−一トーー’：＞ 〉 〉 −才 〉
Claims (1)
- 【特許請求の範囲】 １、コレクタが負荷を経て共通端子に結合されエミッタ
が互に結合された第１及び第２のトランジスタを具え、
その相互結合エミッタを第１電源端子に第１抵抗と第１
電流源を経て結合すると共に第２抵抗と第２電流源を経
て結合し、更に前記相互結合エミッタを前記第１トラン
ジスタのベースにベースが結合された第３トランジスタ
のエミッタに前記第１抵抗を経て結合すると共に前記第
２トランジスタのベースにベースが結合された第４トラ
ンジスタのエミッタに前記第２抵抗を経て結合して成る
差動増幅器において、前記第３及び第４トランジスタの
コレクタを共通の第３抵抗を経て前記第２電源端子に結
合すると共にエミッタが前記共通端子に結合されコレク
タが前記第２電源端子に結合された第５トランジスタの
ベースに結合したことを特徴とする差動増幅器。 ２、前記第１及び第２トランジスタのコレクタをそれぞ
れ第４及び第５抵抗を経て前記共通端子に結合したこと
を特徴とする請求項１記載の差動増幅器。 ３、前記第１及び第２トランジスタのコレクタを電流ミ
ラー回路により前記共通端子に結合したことを特徴とす
る請求項１記載の差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900348 | 1989-02-14 | ||
| NL8900348 | 1989-02-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02241213A true JPH02241213A (ja) | 1990-09-25 |
Family
ID=19854123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2029730A Pending JPH02241213A (ja) | 1989-02-14 | 1990-02-13 | 差動増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5021744A (ja) |
| EP (1) | EP0384510B1 (ja) |
| JP (1) | JPH02241213A (ja) |
| KR (1) | KR900013706A (ja) |
| DE (1) | DE69010711T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2712127B1 (fr) * | 1993-11-02 | 1995-12-01 | Alcatel Radiotelephone | Elément d'amplification à structure différentielle en mode de courant. |
| US5986501A (en) * | 1998-06-30 | 1999-11-16 | Philips Electronics North America Corporation | Low voltage, beta immune variable gain amplifier with high supply voltage rejection |
| JP3387859B2 (ja) * | 1998-12-15 | 2003-03-17 | 日本電気株式会社 | ３値スイッチ回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3401350A (en) * | 1965-03-22 | 1968-09-10 | Monsanto Co | Differential amplifier |
| US3848195A (en) * | 1973-03-12 | 1974-11-12 | Bell Telephone Labor Inc | Differential amplifier with dynamic biasing |
| NL8003197A (nl) * | 1980-06-02 | 1982-01-04 | Philips Nv | Geintegreerde versterkerschakeling. |
| US4616190A (en) * | 1985-09-03 | 1986-10-07 | Signetics Corporation | Differential amplifier with current steering to enhance slew rate |
| US4951003A (en) * | 1988-06-03 | 1990-08-21 | U.S. Philips Corp. | Differential transconductance circuit |
-
1990
- 1990-01-12 US US07/463,753 patent/US5021744A/en not_active Expired - Fee Related
- 1990-02-08 DE DE69010711T patent/DE69010711T2/de not_active Expired - Fee Related
- 1990-02-08 EP EP90200286A patent/EP0384510B1/en not_active Expired - Lifetime
- 1990-02-13 KR KR1019900001736A patent/KR900013706A/ko not_active Abandoned
- 1990-02-13 JP JP2029730A patent/JPH02241213A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR900013706A (ko) | 1990-09-06 |
| EP0384510B1 (en) | 1994-07-20 |
| DE69010711D1 (de) | 1994-08-25 |
| US5021744A (en) | 1991-06-04 |
| DE69010711T2 (de) | 1995-02-16 |
| EP0384510A1 (en) | 1990-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| JPH04227107A (ja) | 広ダイナミックレンジ相互コンダクタンス段 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US4687984A (en) | JFET active load input stage | |
| JPH1197774A (ja) | 出力回路装置 | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| JP2751747B2 (ja) | カレントミラー回路 | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JPH08139531A (ja) | 差動アンプ | |
| JP3380927B2 (ja) | オペアンプ | |
| JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
| JPH0113453Y2 (ja) | ||
| JPH05121971A (ja) | 差動増幅器 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPH08307228A (ja) | 信号選択スイッチ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPH06140847A (ja) | 差動増幅回路 | |
| JPH0421363B2 (ja) | ||
| JPH0219648B2 (ja) |