JPH04227107A - 広ダイナミックレンジ相互コンダクタンス段 - Google Patents

広ダイナミックレンジ相互コンダクタンス段

Info

Publication number
JPH04227107A
JPH04227107A JP3266094A JP26609491A JPH04227107A JP H04227107 A JPH04227107 A JP H04227107A JP 3266094 A JP3266094 A JP 3266094A JP 26609491 A JP26609491 A JP 26609491A JP H04227107 A JPH04227107 A JP H04227107A
Authority
JP
Japan
Prior art keywords
circuit
transconductance
bipolar transistor
input voltage
voltage differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3266094A
Other languages
English (en)
Inventor
James R Butler
ジェームス・アール・バトラー
Douglas S Smith
ダグラス・エス・スミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JPH04227107A publication Critical patent/JPH04227107A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45322—One or more current sources are added to the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45331—Indexing scheme relating to differential amplifiers the AAC comprising one or more diodes coupled as a shunt between the AAC-transistors in the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45362—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、差動入力電圧に応答し
て差動出力電流を生成するように設計された相互コンダ
クタンス段に関する。
【０００２】
【従来の技術】差動電圧入力信号を全回路の下流段へ適
用するための増幅によって差動電流出力信号に変換する
のに相互コンダクタンス段が共通的に用いられている。 相互コンダクタンス段は差動増幅器、デジタル−アナロ
グ変換器、アナログ−デジタル変換器、電力増幅器、バ
ッファ、比較器及び計測増幅器等の回路に適用可能であ
る。
【０００３】２つの共通の形の相互コンダクタンス段は
バイポーラトランジスタあるいは接合電界効果トランジ
スタ（ＪＦＥＴ）のどちらかを用いる。一方の型式ある
いは他方の型式の選択は各々の特定の利点の間の釣り合
いを含む。
【０００４】バイポーラトランジスタを採用している従
来の相互コンダクタンス段が図１に示されている。差動
入力電圧信号が一対の入力端子ＩＮ１及びＩＮ２にまた
がって適用され、これらの端子は入力バイポーラトラン
ジスタＱ１及びＱ２のベースにそれぞれ接続されている
。これらのトランジスタはｐｎｐデバイスとして示され
ているが、この回路はｎｐｎトランジスタのための逆極
性でもって再構成され得る。
【０００５】電流源Ｉ１はＱ１及びＱ２の共通エミッタ
接続に電流を供給するために正電圧バスＶ＋のバイアス
をかけられている。Ｑ１及びＱ２のコレクタはそれぞれ
の抵抗Ｒ１及びＲ２を通して負電圧バスＶ−に接続され
ている。Ｑ１及びＱ２のコレクタから差動電流出力がと
られて、全回路における、作動増幅器２として示されて
いる次の段に送られる。この入力相互コンダクタンス段
は第２段によって要求される場合電圧利得を提供するよ
うに設計され得るが、電圧利得は全ての場合に必要でな
い。相互コンダクタンス段は一般的に位相補償回路等の
特定の型式の負荷キャパシタンスを駆動する。
【０００６】
【発明が解決しようとする課題】出力差動電流（第２段
２に供給される２つの電流の差）は入力電圧差動と相互
コンダクタンス段の相互コンダクタンスｇｍとの積であ
る。図１のバイポーラ段は広い帯域幅並びに低レベルの
背景雑音を伴う良好な高周波数応答特性の結果をもたら
す高いｇｍを特徴としている。しかしながら、バイポー
ラ入力段は約１００ｍＶの比較的低い入力電圧レベルに
おいて飽和し、その結果出力電流が限定され且つ大きな
信号入力に対してはスルーレートが低下してしまう。
【０００７】典型的なＪＦＥＴ相互コンダクタンス入力
段が図２に示されている。この回路は図１の回路に本質
的に類似しているが、バイポーラトランジスタＱ１及び
Ｑ２がＪＦＥＴＪ１及びＪ２に取り替えられ、入力電圧
信号がそれらのゲートに適用されるという点が異なる。 このＪＦＥＴ回路は約１Ｖの入力電圧に至るまで飽和せ
ず、従ってバイポーラ回路よりも高いスルーレートを大
きな信号入力に対して示す。一方、ＪＦＥＴ段はバイポ
ーラ段よりも低いｇｍを有しており、その結果相当の帯
域幅の減少及び背景雑音レベルの増大をもたらす。
【０００８】
【課題を解決するための手段】本発明は、図１及び図２
の従来のバイポーラ又はＪＦＥＴ回路よりも広い電圧範
囲にわたってより大きなｇｍを達成し、その結果帯域幅
及び背景雑音の改善を伴い、更に大きな信号入力に対し
て先行技術のＪＦＥＴ回路のスルーレートと匹敵し得る
スルーレートを示す規模な型式の相互コンダクタンス段
を提供するものである。
【０００９】これらの改良は、２つの回路分岐の各々が
複数の相互コンダクタンス回路径路でもって設計されて
おり、各々の径路がそれぞれの副範囲（ｓｕｂ−ｒａｎ
ｇｅ）の入力信号電圧範囲内のその分岐に対する他方の
径路より大きな相互コンダクタンスを有している相互コ
ンダクタンス段によって達成される。各径路は、最適な
特徴を有する全体の相互コンダクタンスを確立するため
にそのそれぞれの入力信号副範囲内のその分岐の他方の
径路を支配する。
【００１０】好ましい実施例において、一方の径路は低
入力信号レベルに対して支配的なｇｍを提供するバイポ
ーラトランジスタとして実施されている。他方の径路は
接合電界効果トランジスタ、金属酸化物電界効果トラン
ジスタ、あるいはバイポーラトランジスタ／抵抗直列回
路等の、より大きな入力信号においてバイポーラトラン
ジスタよりも高いｇｍを有する回路によって実施されて
いる。特定の入力信号レベルに対して適切なｇｍを有す
るエレメントがその入力レベルにおいて支配的となるよ
うにするために種々の代替回路接続が可能である。図示
の諸回路は２つの相互コンダクタンス径路を有している
が、この原理は多重径路に対して用いることができる。
【００１１】
【実施例】本発明の初めの実施例が図３に示されている
。この回路において、差動電圧入力信号は一対のｐｎｐ
バイポーラトランジスタＱ３及びＱ４のベースに適用さ
れる。電流源Ｉ３及びＩ４はＱ３及びＱ４のコレクタ−
エミッタ回路にそれぞれ電流を供給する。Ｉ３及びＩ４
は正電圧バスＶ＋とｐｎｐトランジスタＱ３、Ｑ４のエ
ミッタの間に接続されており、一方トランジスタコレク
タは抵抗又は他の適当なインピーダンスＲ３、Ｒ４を通
してそれぞれ負電圧バスＶ−に接続されている。差動電
流出力に対する出力端子Ｔ１、Ｔ２は負電圧バスからＲ
３及びＲ４の反対側にそれぞれ接続されている。
【００１２】正電圧バスと抵抗Ｒ３、Ｒ４との間の付加
的回路径路が電界効果トランジスタ（ＦＥＴ）Ｊ３、Ｊ
４によって与えられており、これらの電界効果トランジ
スタは接合ＦＥＴ（ＪＦＥＴ）又は金属酸化物半導体Ｆ
ＥＴ（ＭＯＳＦＥＴ）のどちらかとして実施され得る。 Ｊ３及びＪ４のソースドレイン回路には正バスＶ＋に結
合されている電流源Ｉ５によって電流が供給され、Ｊ３
、Ｊ４のソース−ドレイン回路の反対側はＲ３／Ｑ３及
びＲ４／Ｑ４のための共通接続にそれぞれ接続されてい
る。最後に、ダイオード接続バイポーラトランジスタＤ
１、Ｄ２の形にある一対のインピーダンスが、別の電流
源Ｉ６からの電流をＱ３及びＱ４のエミッタ回路の間に
それぞれ分割するように接続されており、Ｉ６はまた正
電圧バスＶ＋に結合されている。Ｊ３及びＪ４のゲート
はＱ３及びＱ４のエミッタにそれぞれＤ１及びＤ２と共
に接続されている。
【００１３】今述べた回路により、入力電圧差は飽和す
る前に約１ボルトに至るまで変化し得る。０．１ボルト
台以下の小さな信号入力に対しては、バイポーラトラン
ジスタＱ３、Ｑ４のｇｍは全段に対する相互コンダクタ
ンスを確立する上でＦＥＴＪ３、Ｊ４のｇｍを支配する
。
【００１４】バイポーラトランジスタＱ３、Ｑ４に対す
る相互コンダクタンスｇｍは以下の関係式に従う。ｇｍ
＝Ｉｓ／２ＶｔここでＶｔ＝ｋＴ／ｑであり、これは室
温において約２５ｍＶに等しく、Ｉｓは段電流である。 一方ＦＥＴＪ３、Ｊ４に対する相互コンダクタンスｇｍ
は以下の関係式に従う。 ここでＪＦＥＴに対するβはＩ／Ｖ２として定義される
（βは、相互コンダクタンスが通常Ｉ／Ｖの形にあって
も、慣例的にＪＦＥＴに対する「相互コンダクタンス」
と呼ばれる）。
【００１５】Ｊ３及びＪ４に対するβは用いられる処理
技術及びＦＥＴの寸法によって変化する。Ｊ３及びＪ４
はスケーリングされ、段電流は、Ｊ３及びＪ４が０．１
ボルト台以下の小さな入力信号の場合に入力段に対して
実質的な影響を及ぼさないように選択される。
【００１６】一例において、Ｉ３、Ｉ４及びＩ６は５０
マイクロアンペアに互いに等しくなるように設定され、
一方Ｉ５は３００マイクロアンペアと設定された。バイ
ポーラトランジスタＱ３、Ｑ４に対するｇｍは小入力信
号の場合ＦＥＴＪ３、Ｊ４のｇｍの約２倍であった。
【００１７】バイポーラ及びＦＥＴ径路に対するｇｍは
付加的であるため、全体の相互コンダクタンス段に対す
るｇｍはＪ３及びＪ４に対するｇｍの約３倍であり、且
つＱ３及びＱ４に対するｇｍの約３／２であった。従っ
て、帯域幅はｇｍによって変化するため、全段の帯域幅
はＪ３、Ｊ４のみの帯域幅の約３倍であり、且つＱ３、
Ｑ４のみの帯域幅の約３／２であった。加うるに、この
回路の背景雑音は自身で作動するＪ３、Ｊ４に比較して
減少したが、これは雑音がｇｍに反比例して変化するか
らである。
【００１８】約１００ｍＶより大きな入力電圧差の場合
、より高い入力電圧を有するバイポーラトランジスタＱ
３又はＱ４に電流を流すダイオードＤ１又はＤ２がカッ
トオフされる。するとバイポーラトランジスタＱ３及び
Ｑ４は、入力電圧差が約１００ｍＶの上を保つ限り、入
力電圧信号の変化にも拘らず実質的に一定の電流を通じ
る。
【００１９】ＦＥＴＪ３、Ｊ４は入力差動電圧が約１ボ
ルト（正確な飽和レベルはデバイスを構成するのに用い
られる処理に幾らか依存する）に達する迄飽和しない。 約１００ｍＶの下の低信号入力の場合、Ｑ３及びＱ４を
通る電流はそれぞれのベース電圧に従って変化し、電流
源Ｉ６はより高いバイアスでもってより多くの電流をバ
イポーラトランジスタに供給する。しかしながら、Ｑ３
及びＱ４が約１００ｍＶの上の場合、ベース電圧差が更
にどんなに増大してもそれらの電流の付加的な変化をも
たらさない。従って、バイポーラトランジスタに対する
ｇｍは約１００ｍＶの上を超えることがなく、全段に対
するｇｍは約１００ｍＶ乃至１ボルトの大きな信号の場
合Ｊ３及びＪ４によって支配される。斯くして上記の回
路はより高い入力差動信号に対してＦＥＴの改善された
性能を保持し、低信号入力に対してバイポーラトランジ
スタの性能を実際に超越する。
【００２０】Ｉ３及びＩ４はＪ３及びＪ４に関連するキ
ャパシタンスに対して充電電流を供給し、またＱ３及び
Ｑ４がオフにならないように保証する。この後者の特性
によって通常はＱ１及びＱ２のオンに関連する位相遅延
が防止される。
【００２１】Ｑ３及びＱ４のスケーリング（ｓｃａｌｉ
ｎｇ）は、電流利得βと背景雑音の間のトレードオフ（
ｔｒａｄｅ　　ｏｆｆ）である。βを向上せしめるため
には、Ｑ３及びＱ４は最小幾何のデバイスとなるべきで
ある。一方、背景雑音を減少せしめるためには、Ｑ３及
びＱ４はベース面積を増大して、従って関連のベース抵
抗を最小限にするようにスケーリングされるべきである
。
【００２２】Ｉ５からの電流の大きさはスルーレートを
決定する最大の大きな信号差動電流を決定する。Ｉ５は
通常Ｉ３、Ｉ４又はＩ６よりもかなり大きい。Ｊ３及び
Ｊ４のスケーリングは主にＩ５の大きさによって決定さ
れる。Ｊ３及びＪ４はＩ５電流を収容するのに十分大き
くなければならないが、ひどく大きくならないのが好ま
しい。これらがＩ５を取り扱うのに必要な以上に大きい
場合、これらは大きなｇｍを有し、斯くして、バイポー
ラトランジスタＱ３、Ｑ４が支配することが望ましい場
合の小信号体制における全体の相互コンダクタンス段ｇ
ｍに大きな影響を及ぼす。Ｊ３及びＪ４のスケーリング
を保つことによりまた回路型のスペースを節約するのに
役立つ。
【００２３】代替実施例が図４に示されている。これら
の回路エレメントは図３におけると同じように接続され
ているが、Ｊ３及びＪ４のゲートが、それらのエミッタ
ではなくＱ３及びＱ４のベースにそれぞれ接続されてい
る点が異なっている。この実施例は、図３の性能と同等
の性能を提供するが、Ｊ３及びＪ４の入力キャパシタン
スがバッファリングされないためより大きな駆動電流を
必要とする。
【００２４】図３及び図４の両方において、ｐチャンネ
ルＦＥＴがｐｎｐバイポーラトランジスタと結び付いて
用いられ、ｎチャンネルＦＥＴがｎｐｎバイポーラトラ
ンジスタと結び付いて用いられる。バイポーラ及びＦＥ
Ｔデバイスを共に同一のチップ上に構成するのに従来の
ＢｉＭＯＳ又はＢｉＦＥＴ処理を用いることができる。
【００２５】別の形が図５に示されている。この設計に
おいて、ＦＥＴＪ３、Ｊ４はバイポーラトランジスタＱ
５、Ｑ６によってそれぞれ置き換えられ、Ｑ５及びＱ６
のコレクタ−エミッタ回路は抵抗Ｒ５及びＲ６を通して
Ｉ５から電流を受けるように接続されている。この抵抗
変質バイポーラトランジスタＱ５、Ｑ６は減少したｇｍ
でもってＪＦＥＴと類似の様式に電流源として作動する
。より大きな抵抗Ｒ５、Ｒ６は同一の電流レベルに対し
てＱ５／Ｒ５及びＱ６／Ｒ６回路のｇｍを減少する。 これらの抵抗はｇｍと電圧範囲との間の所望つり合いを
生じるように選択することができる。Ｑ５及びＱ６のベ
ースはまた図４の回路に類似した様式で、それらのエミ
ッタではなくＱ３及びＱ４のベースに接続することもで
きる。
【００２６】ダイオードＤ１、Ｄ２をなくし且つ入力バ
ッファ段を追加した好ましい実施例が図６に示されてお
り、同等のエレメントはまた図５における同一の参照数
学で識別される。この回路において、Ｑ３及びＱ４のコ
レクタ−エミッタ回路は、如何なる中間ダイオード又は
他のインピーダンスを用いることなしに電流源Ｉ６に直
接接続されている。Ｊ３及びＪ４のゲートはＱ３及びＱ
４のベースにそれぞれ接続されている。入力インピーダ
ンスを増大するために入力バッファ回路が配設されてい
る。Ｑ３に対する入力バッファ回路はそのコレクタ−エ
ミッタ回路をＱ３のベースと負電圧バスＶ−の間に接続
せしめており、そのベースが入力電圧を受け、そのエミ
ッタがＱ３のベースを駆動するバイポーラトランジスタ
Ｑ７から成っている。電流源Ｉ３がＶ＋とＱ７のコレク
タ−エミッタ回路の間に接続されておりトランジスタを
オンに保つ。バイポーラトランジスタＱ８及び電流源Ｉ
４からなる類似のバッファ回路がＱ４に対して配設され
ている。
【００２７】Ｑ７及びＱ８のエミッターフォロワ機能に
因るかなり高い入力インピーダンスを有することに加え
て、図６の回路はまた、図３−５の回路と比較してより
大きな小信号ｇｍを示す。これは、入力差動電圧のほん
の一部分のみがＱ３及びＱ４の両端に現れるようにする
ために図３−５のための入力信号が入力トランジスタＱ
３、Ｑ４とそれらのそれぞれのダイオードＤ１、Ｄ２の
間に分割されるためである。これと対照的に、図６の回
路の場合、入力差動信号の全体がＱ３及びＱ４の両端に
現れ、これにより小信号差動電圧入力の任意の変化に対
して出力電流差の相対的な大きな変化を生成する。
【００２８】図６の回路の特定の実施において、Ｉ３、
Ｉ４及びＩ６はそれぞれ４０マイクロアンペアであり、
Ｉ５は２００マイクロアンペアであった。Ｊ３及びＪ４
は幅／長さ比３６でスケールされ、全体長さ寸法は約１
６ミクロンであった。Ｑ３及びＱ４の寸法は非常にプロ
セスに依存しているが、これらは用いられる特定の構成
プロセスによって可能な最小寸法の約３倍のエミッタで
スケールされた。このスケーリングは背景雑音を減少せ
しめるためのより大きな寸法と周波数応答特性を向上せ
しめるためのより小さな寸法との間のつり合いとして選
択された。Ｑ７及びＱ８は最小幾何デバイスであった。 抵抗Ｒ３及びＲ４はそれぞれ２．５キロオームであった
。
【００２９】図６の回路は入力バッファ回路を削除する
ことにより修正することができ、その結果得られる回路
が図７に示されており、入力電圧信号はＱ３、Ｑ４のベ
ース及びＪ３、Ｊ４のゲートに直接適用される。この回
路は図６よりも低い入力インピーダンスを示すが、改善
された入力オフセット電圧（Ｖｏｓ）を有しており、こ
れはＱ１及びＱ２がＶｏｓに寄与するのにもはや依存し
ていないからである。これはまたより少ないエレメント
を用いるという利点を有している。
【００３０】図６及び図７に用いられているＦＥＴは図
８に図示されているように抵抗縮退バイポーラトランジ
スタ回路によって置き換えられ得る。Ｊ３はバイポーラ
トランジスタＱ５及び直列接続抵抗Ｒ５に置き換えられ
ており、一方Ｊ４は図５の回路と同様にして、直列接続
抵抗Ｒ６を有するバイポーラトランジスタＱ６によって
置き換えられている。
【００３１】ｇｍ、帯域幅、雑音特性及び入力信号範囲
の改善された相互コンダクタンス段の幾つかの異なった
実施例が以上のように示され述べられてきた。他の幾つ
かの変化及び代替実施例が当業者に明らかとなろう。例
えば、図３−８の回路では各分岐に対して２つの相互コ
ンダクタンス径路が示されているが、各分岐に対して１
つ又はそれ以上の付加的な相互コンダクタンス径路を配
設することもでき、各径路はその信号範囲のそれぞれの
副範囲内のその分岐に対する径路より大きな相互コンダ
クタンスを有している。各径路は、その入力信号範囲の
全体にわたって段の全相互コンダクタンスを確立する上
でそのそれぞれの入力信号副範囲内のその分岐に対する
他の相互コンダクタンス径路を支配する。各分岐におい
て３つの相互コンダクタンス径路を有する回路の特定の
例は図４と図５の合成である。この回路において、右の
分岐はＱ３、Ｊ３及びＱ５／Ｒ５によって画定された別
々の相互コンダクタンス径路を有しており、一方の分岐
はＱ４、Ｊ４及びＱ６／Ｒ６によって画定された別々の
相互コンダクタンス径路を有している。また、ｎｐｎバ
イポーラトランジスタは図３−８に示されているｐｎｐ
トランジスタにとってかわることもでき、適切な逆転が
回路の極性になされる。
【００３２】
【発明の効果】以上説明したように、本発明の広ダイナ
ミックレンジ相互コンダクタンス段は、２つの分岐を有
しており、各分岐は複数の相互コンダクタンス回路径路
からなっている。各回路径路は全体としての段のための
入力信号範囲のそれぞれの副範囲内のその分岐に対する
他方の回路径路より大きな相互コンダクタンスを有して
おり、各径路はそのそれぞれの副範囲内のその分岐に対
する他方の径路を支配している。段に対する全体の帯域
幅、そのｇｍ、その雑音特性及びその入力電圧範囲はそ
の結果向上する。帯域幅及びスルーレートは設計者によ
って独立的に最良化し得る。好ましい実施例においては
各分岐に対して２つの径路が用いられ、一方の径路はバ
イポーラトランジスタからなっており他方の径路は電界
効果トランジスタあるいは抵抗変質バイポーラトランジ
スタからなっている。多重径路を同一の原理に基づいて
用いることができる。
【図面の簡単な説明】
【図１】上記で論じられた先行技術の相互コンダクタン
ス段の略図である。
【図２】上記で論じられた先行技術の相互コンダクタン
ス段の略図である。
【図３】低信号支配径路に対してバイポーラトランジス
タ及び高信号支配径路に対して電界効果トランジスタを
用いている本発明の２つの実施例の略図である。
【図４】低信号支配径路に対してバイポーラトランジス
タ及び高信号支配径路に対して電界効果トランジスタを
用いている本発明の２つの実施例の略図である。
【図５】直列バイポーラトランジスタ／抵抗回路が高信
号支配径路として電界効果トランジスタに置き換わって
いる別の実施例の略図である。
【図６】ダイオードの使用が避けられており、入力バッ
ファ段が含まれている別の実施例の略図である。
【図７】図６に類似の回路であるが、入力バッファ回路
がなく、電流源が少ない回路の略図である。
【図８】図７の実施例と類似であるが、直列バイポーラ
トランジスタ／抵抗回路が高信号支配径路として電界効
果トランジスタに置き換えられている実施例の略図であ
る。
【符号の説明】
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８：バ
イポーラトランジスタ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】　　入力電圧差動信号範囲にわたって作動
    する広ダイナミックレンジ相互コンダクタンス段におい
    て、差動電圧を受けるための一対の相互コンダクタンス
    回路分岐、及び各分岐に関連するそれぞれの出力位置を
    含んでおり、各分岐が上記出力位置への同様の複数の相
    互コンダクタンス回路径路を含んでおり、各相互コンダ
    クタンス回路径路が上記入力信号範囲のそれぞれの副範
    囲内のその分岐に対する他方の相互コンダクタンス回路
    径路より大きな相互コンダクタンスを有しており、各相
    互コンダクタンス回路径路が相互コンダクタンス段に対
    する全体の相互コンダクタンスを確立する上でそのそれ
    ぞれの入力信号副範囲内のその分岐に対する他方の相互
    コンダクタンス回路径路を支配することを特徴とする広
    ダイナミックレンジ相互コンダクタンス段。
  2. 【請求項２】　　各分岐の一方の相互コンダクタンス回
    路径路が接合電界効果トランジスタ（ＪＦＥＴ）回路を
    含んでおり、各分岐の他方の相互コンダクタンス回路径
    路がバイポーラトランジスタ回路を含んでおり、上記Ｊ
    ＦＥＴ回路が上記入力信号範囲内のより高い入力電圧差
    動信号を支配し、上記バイポーラトランジスタ回路が上
    記入力信号範囲内のより低い入力電圧差動信号を支配す
    ることを特徴とする請求項１の広ダイナミックレンジ相
    互コンダクタンス段。
  3. 【請求項３】　　各分岐の一方の相互コンダクタンス回
    路径路が金属酸化物半導体電界効果トランジスタ（ＭＯ
    ＳＦＥＴ）回路を含んでおり、各分岐の他方の相互コン
    ダクタンス回路径路がバイポーラトランジスタ回路を含
    んでおり、上記ＭＯＳＦＥＴ回路が上記入力信号範囲内
    のより高い入力電圧差動信号を支配し、上記バイポーラ
    トランジスタ回路が上記入力信号範囲内のより低い入力
    電圧差動信号を支配することを特徴とする請求項１の広
    ダイナミックレンジ相互コンダクタンス段。
  4. 【請求項４】　　各分岐の一方の相互コンダクタンス回
    路径路が直列バイポーラトランジスタ／抵抗回路を含ん
    でおり、各分岐の他方の相互コンダクタンス回路径路が
    バイポーラトランジスタ回路を含んでおり、上記直列バ
    イポーラトランジスタ／抵抗回路が上記入力信号範囲内
    のより高い入力電圧差動信号を支配し、上記バイポーラ
    トランジスタ回路が上記入力信号範囲内のより低い入力
    電圧差動信号を支配することを特徴とする請求項２の広
    ダイナミックレンジ相互コンダクタンス段。
  5. 【請求項５】　　入力電圧差動信号範囲にわたって作動
    する広ダイナミックレンジ相互コンダクタンス段におい
    て、正及び負電圧バス、それぞれのベース、コネクタ、
    及びエミッタを有する第１及び第２バイポーラトランジ
    スタであって、それらのベースが入力電圧差動信号のそ
    れぞれの入力電圧信号を受けるように接続されている第
    １及び第２バイポーラトランジスタ、上記バイポーラト
    ランジスタに電流を供給するように上記電圧バスの１つ
    と上記第１及び第２バイポーラトランジスタのコレクタ
    −エミッタ回路の一方の側との間に接続されている第１
    電流源、上記電圧バスの他方と上記第１及び第２バイポ
    ーラトランジスタのコレクタ−エミッタ回路の他方の側
    にそれぞれ接続されている第１及び第２インピーダンス
    であって、上記相互コンダクタンス段からの出力が上記
    インピーダンスからとられるようにしている第１及び第
    ２インピーダンス、上記一方の電圧バスに接続されてい
    る第２電流源、及び上記第２電流源と上記第１及び第２
    バイポーラトランジスタコレクタ−エミッタ回路の上記
    他方の側にそれぞれ接続されている第１及び第２相互コ
    ンダクタンスエレメントであって、上記範囲内のより高
    い入力電圧差動信号に対して上記バイポーラトランジス
    タよりも高い相互コンダクタンスと、且つ上記範囲内の
    より低い入力電圧差動信号に対して上記バイポーラトラ
    ンジスタよりも低い相互コンダクタンスとを有しており
    、上記それぞれの入力電圧信号を受けるために、上記第
    １及び第２バイポーラトランジスタのベースに共通に接
    続されている制御を有する該第１及び第２コンダクタン
    スエレメントとを含むことを特徴とする広ダイナミック
    レンジ相互コンダクタンス段。
JP3266094A 1990-10-15 1991-10-15 広ダイナミックレンジ相互コンダクタンス段 Pending JPH04227107A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/597,794 US5101126A (en) 1990-10-15 1990-10-15 Wide dynamic range transconductance stage
US597794 1990-10-15

Publications (1)

Publication Number Publication Date
JPH04227107A true JPH04227107A (ja) 1992-08-17

Family

ID=24392950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3266094A Pending JPH04227107A (ja) 1990-10-15 1991-10-15 広ダイナミックレンジ相互コンダクタンス段

Country Status (4)

Country Link
US (1) US5101126A (ja)
EP (1) EP0481631B1 (ja)
JP (1) JPH04227107A (ja)
DE (1) DE69128596T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184087A (en) * 1991-03-30 1993-02-02 Goldstar Electron Co., Ltd. Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source
IT1252392B (it) * 1991-11-13 1995-06-12 Sgs Thomson Microelectronics Stadio transconduttore perfezionato per filtri ad alta frequenza
EP0584437B1 (en) * 1992-08-26 2000-06-07 STMicroelectronics S.r.l. Transconductor stage
JP3411988B2 (ja) * 1992-09-21 2003-06-03 株式会社東芝 可変電圧電流変換回路
KR100284628B1 (ko) * 1992-11-17 2001-03-15 요트.게.아. 롤페즈 모스 기술 증폭기 회로
JP2944398B2 (ja) * 1993-07-05 1999-09-06 日本電気株式会社 Ｍｏｓ差動電圧電流変換回路
BE1007434A3 (nl) * 1993-07-30 1995-06-13 Philips Electronics Nv Spanning-stroomomzetter.
US5406220A (en) * 1993-11-01 1995-04-11 Motorola Inc. Pole/zero compensation in cascode amplifiers
JPH08181548A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 差動増幅回路、ｃｍｏｓインバータ、パルス幅変調方式用復調回路及びサンプリング回路
US5537081A (en) * 1995-01-31 1996-07-16 National Semiconductor Corporation No turn-on pop noise amplifier
US5585746A (en) * 1995-09-28 1996-12-17 Honeywell Inc. Current sensing circuit
JP3534375B2 (ja) * 1997-01-17 2004-06-07 株式会社ルネサステクノロジ 差動回路を含む電子回路
JPH1174742A (ja) * 1997-08-27 1999-03-16 Denso Corp オペアンプ
JP3119215B2 (ja) * 1997-10-14 2000-12-18 日本電気株式会社 差動アンプ
GB0121216D0 (en) * 2001-09-01 2001-10-24 Zarlink Semiconductor Ltd "Radio frequency amplifier and television tuner"
US20050052233A1 (en) * 2003-09-05 2005-03-10 Moyer James Copland Controlled offset amplifier
US7902923B2 (en) * 2009-03-19 2011-03-08 Qualcomm, Incorporated Common-gate common-source amplifier
US9000844B2 (en) * 2012-01-24 2015-04-07 Texas Instruments Incorporated Power efficient transconductance amplifier apparatus and systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49129464A (ja) * 1973-04-11 1974-12-11
JPS6363207A (ja) * 1986-09-03 1988-03-19 Nec Corp 演算増幅器
JPS63175510A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 半導体回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4779057A (en) * 1987-08-06 1988-10-18 Tektronix, Inc. Cascode amplifier with nonlinearity correction and improve transient response
JP2766264B2 (ja) * 1987-10-12 1998-06-18 株式会社東芝 差動増幅回路
US4785259A (en) * 1988-02-01 1988-11-15 Motorola, Inc. BIMOS memory sense amplifier system
US5081423A (en) * 1988-07-28 1992-01-14 Kabushiki Kaisha Toshiba Integrator and active filter including integrator with simple phase compensation
US4902984A (en) * 1988-12-23 1990-02-20 Raytheon Company Differential amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49129464A (ja) * 1973-04-11 1974-12-11
JPS6363207A (ja) * 1986-09-03 1988-03-19 Nec Corp 演算増幅器
JPS63175510A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 半導体回路

Also Published As

Publication number Publication date
EP0481631A3 (en) 1993-01-13
US5101126A (en) 1992-03-31
EP0481631B1 (en) 1998-01-07
DE69128596D1 (de) 1998-02-12
DE69128596T2 (de) 1998-04-16
EP0481631A2 (en) 1992-04-22

Similar Documents

Publication Publication Date Title
JPH04227107A (ja) 広ダイナミックレンジ相互コンダクタンス段
US4554515A (en) CMOS Operational amplifier
US5608352A (en) Differential input circuit capable of broadening operation range of input common mode potential
EP0276670B1 (en) High-speed supply independent level shifter
JP2665025B2 (ja) 増幅器回路
US5475343A (en) Class AB complementary output stage
KR100245902B1 (ko) 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답
US5420540A (en) Double-folded cascode operational amplifier
JPH0582082B2 (ja)
US5113147A (en) Wide-band differential amplifier using gm-cancellation
US5294892A (en) Two-stage rail-to-rail class AB operational amplifier
JPH0714135B2 (ja) フィルタ回路
JPH077342A (ja) 差動増幅器
US4749955A (en) Low voltage comparator circuit
JPH04227106A (ja) 高周波数クロス接合折返しカスコード回路
JPS63240109A (ja) 差動増幅器
US5132640A (en) Differential current amplifier circuit
US4916338A (en) FET buffer amplifier
US20030038678A1 (en) Differential amplifier with gain substantially independent of temperature
EP0475507A1 (en) Amplifier arrangement
EP0164182A1 (en) JFET active load input stage
JP3332115B2 (ja) 多入力トランジスタおよび多入力トランスコンダクタ回路
US4757275A (en) Wideband closed loop amplifier
US4855684A (en) Bias current compensation for bipolar input stages
US4920321A (en) Amplifier circuit arrangement