JPH02242168A - 周波数範囲検出装置 - Google Patents

周波数範囲検出装置

Info

Publication number
JPH02242168A
JPH02242168A JP6470689A JP6470689A JPH02242168A JP H02242168 A JPH02242168 A JP H02242168A JP 6470689 A JP6470689 A JP 6470689A JP 6470689 A JP6470689 A JP 6470689A JP H02242168 A JPH02242168 A JP H02242168A
Authority
JP
Japan
Prior art keywords
frequency
band
value
gate
gate pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6470689A
Other languages
English (en)
Other versions
JP2622284B2 (ja
Inventor
Kozo Kameda
耕造 亀田
Yoichi Ogawa
洋一 小川
Takashi Hirano
孝 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Japan Broadcasting Corp
Original Assignee
Onkyo Corp
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp, Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Onkyo Corp
Priority to JP6470689A priority Critical patent/JP2622284B2/ja
Publication of JPH02242168A publication Critical patent/JPH02242168A/ja
Application granted granted Critical
Publication of JP2622284B2 publication Critical patent/JP2622284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力周波数が設定帯域内にあるか、その設定
帯域より下側の帯域にあるか、上側の帯域にあるかを自
動的に判別するための周波数範囲検出装置に関する。
〔従来の技術〕
上記この種の周波数範囲検出装置は、例えば、ヘテロダ
イン方式の受信機等において中間周波数のずれを検出し
て変換される中間周波数が設定帯域内に維持されるよう
に局部発振器の発振周波数を制御するA F C’回路
用の制御情報を得るため等に使用されることになる。
ところで、上記ヘテロダイン方式の受信機を例に説明す
れば、従来では、例えば、アナログ回路によって入力周
波数の範囲を検出するようにしていた。
説明を加えれば、第5図に示すように、入力信号の周波
数(fzr)をF/vコンバータ(50)を用いて直流
電圧に変換し、その直流電圧のリップルを除去するため
のローパスフィルタ(51)を通過させた後、アナログ
式のウィンドウコンパレータ(52)によって、変換さ
れた直流電圧が設定帯域の下限値に対応する下限闇値(
V1)と上限値に対応する上限閾値(v2)との間にあ
るか、下限闇値(vl)より小であるか、上限闇値(v
2)より大であるかに対応する一対の判別信号(T+)
、 (Tt)を得るようにしていたく特開昭55−23
674号公報参照)。
〔発明が解決しようとする課題〕 しかしながら、上記従来構成では、アナログ式であった
ために、温度変動の影響を受は易く高精度な検出が困難
であった。又、長期安定性も低い不利があった。
本発明は、上記実情に鑑みてなされたものであって、そ
の目的は、温度変動の影響を受けない周波数範囲検出装
置を提供することにある。
〔課題を解決するための手段〕
本発明による周波数範囲検出装置の第1の特徴構成は、
入力信号の周波数を計数する計数手段と、その計数手段
の計数値が、設定帯域、その設定帯域の下限値よりも下
側の帯域、及び、前記設定帯域の上限値よりも上側の帯
域の何れの帯域にあるかを判別する判別手段と、その判
別手段の判別情報を記憶する記憶手段と、前記計数手段
を設定周期で繰り返し初期化するゲートパルス信号を発
生するゲートパルス発生手段とが設けられ、前記記憶手
段は前記ゲートパルス信号に同期してその記憶情報が繰
り返し更新されるように構成されている点にある。
又、第2の特徴構成は、上記第1特徴構成を実施する際
の好適な形態を特定するものであって、前記計数手段は
、前記入力信号の周波数を分周する分周手段を備え、且
つ、前記ゲートパルス発生手段は、基準信号発生手段と
、その基準信号発生手段から出力される基準周波数を分
周する分周手段とを備え、前記分周手段の夫々は、それ
らの分周比を変更設定自在に構成されている点にある。
〔作 用] 第1の特徴構成では、入力信号の周波数をゲートパルス
信号の周期毎に繰り返し計数して、その計数値が、設定
帯域、その設定帯域の下限値よりも下側の帯域、及び、
前記設定帯域の上限値よりも上側の帯域の何れの帯域に
あるかを判別し、そして、その判別情報を、ゲートパル
ス信号に同期して繰り返し更新しながら記憶させるので
ある。
又、第2の特徴構成では、検出する周波数範囲の精度は
、計数手段の計数値の分解能によって決まることから、
計数手段に備えさせた分周手段で入力周波数を分周させ
、且つ、その分周手段の分周比を変更することにより、
検出周波数範囲の分解能を所望の値に変更設定できるよ
うにするのである。又、入力周波数の設定帯域に対する
判別が完了するに要する応答時間は、ゲートパルス信号
の周期によって決定されることから、ゲートパルス発生
手段に備えさせた分周手段の分周比を変更することによ
り、周波数検出に要する応答時間を所望の値に変更設定
できるようにするのである。
〔発明の効果〕
従って、第1の特徴構成では、周波数範囲の検出を全て
デジタル処理によって行わせることから、温度変動の影
響を全(受けないようにできる。又、判別手段は数値に
よって周波数範囲を判別することになるため、その検出
精度を高精度に設定できるばかりか、その設定値が温度
によって変動することもないので、長期安定性も高いも
のとなる。
第2の特徴構成では、周波数範囲検出の応答時間や検出
精度の分解能を、長期安定性が高い状態で且つ高精度に
変更設定できる。
〔実施例〕
以下、本発明を衛星放送用の受信機に適用した場合にお
ける実施例を図面に基づいて説明する。
第2図に示すように、屋外のアンテナ(1)によって受
信された信号を前記アンテナ(1)に装備された周波数
コンバータ(2)によって第1中間周波数(fムa)に
変換された受信信号を、受信機内の高周波増幅器(3)
によって増幅し、増幅された受信信号と局部発振器(4
)の発振周波数(rt)とを混合器(5)によって混合
してヘテロダイン方式によって中間周波信号に変換した
後、中間周波増幅器(6)によって増幅し、そして、復
調器(7)によって復調して復副信号(vo)を得るよ
うに構成されている。
前記局部発振器(4)は、いわゆるPLL回路を利用し
た周波数シンセサイザ回路(8)によって、水晶発振器
等によって発振された基準周波数(f1)に同期した高
精度の発振周波数(b)を維持するように構成されてい
る。
前記周波数シンセサイザ回路(8)は、前記局部発振器
(4)の発振周波数(fL)を分周する第1分周器(9
)と、前記基準周波数(f8)を分周する第2分周器(
10)と、それら第1分周器(9)及び第2分周器(1
0)の岡山力信号の位相差を検出する位相差検出器(1
1)と、その位相差検出器(11)の出力を積分する低
域通過フィルタ(12)とを備え、前記局部発振器(4
)は、前記低域通過フィルタ(12)の出力信号によっ
て電圧制御されることにより、その発振周波数(fL)
が前記第1分周器(9)の分周比(m)を前記第2分周
器(10)の分周比(n)で除算した値(n+/n)を
前記基準周波数(f1)に乗算した周波数に維持される
ようになっている。
つまり、前記中間周波数(f!f)が、前記局部発振器
(4)の発振周波数(fL)と前記受信周波数(f!f
i)との差の周波数(ft  ft、1)となるように
構成されているのである。
但し、前記受信周波数(f !a)が変わっても前記中
間周波数(f t r’)が前記中間周波増幅器(6)
の増幅帯域内に維持されるようにするために、前記第1
分周器(9)の分周比(a+)は、選局情報、及び、前
記中間周波信号の周波数(fzr)の周波数範囲を検出
する周波数範囲検出装置としての周波数範囲検出回路(
13)の情報に基づいて作動する分周比設定回路(14
)の出力によって、可変されるようになっている。
第1図に示すように、前記周波数範囲検出回路(13)
は、設定周期で繰り返すゲートパルス信号(Cp)を出
力するゲートパルス発生手段(100)と、前記中間周
波増幅器(6)で増幅された中間周波信号の周波数(f
zr)を入力信号として計数する計数手段(101)と
、その計数手段(101)から出力される計数値が前記
中間周波数(fzr)の設定帯域(AI)(第3図参照
)の下限値(fl)より低いか否かを判別する第1ゲー
ト回路(20)と、前記中間周波数(f + r)が前
記設定帯域(Ai)の上限値(f2)より高いか否かを
判別する第2ゲート回路(21)と、それらゲート回路
(20) 、 (21)の判別情報を記憶する記憶手段
(102)とから構成されている。
つまり、前記第1ゲート回路(20)及び第2ゲート回
路(21)が入力信号の周波数としての中間周波数(f
 Lr)がその設定帯域(Ai)内にあるか、前記下限
値(fl)より下側の帯域にあるか、及び、前記上限値
(f2)より上側の帯域にあるかを判別する判別手段に
対応することになる。
前記ゲートパルス発生手段(100)は、水晶発振器を
利用した基準信号発生手段としての基準発振器(15)
と、その基準発振器(15)から出力される基準周波数
を設定分周比(M)で分周する分周手段としての第3分
周器(16)と、その第3分周器(16)の出力周波数
の周期でゲートパルス信号(Cp)を出力するゲートパ
ルス信号発生器(17)とから構成されている。
前記計数手段(101)は、前記中間周波増幅器(6)
で増幅された中間周波信号の周波数(fzr)を入力信
号として設定分周比(N)で分周する分周手段としての
第4分周器(18)と、その第4分周器(18)の出力
周波数をカウントし、且つ、前記ゲートパルス信号(C
p)で繰り返しクリアされるカウンタ(19)とから構
成されている。
前記記憶手段(102)は、前記第1ゲート回路(20
)及び第2ゲート回路(21)夫々の出力信号をクロッ
ク信号として動作し、且つ、前記ゲートパルス信号(C
p)によって繰り返しクリアされる一対のフリップフロ
ップ(22) 、 (23)と、それら一対のフリップ
フロップ(22) 、 (23)の出力論理を前記ゲー
トパルス信号(Cp)に同期してラッチする一対のラッ
チ用フリップフロップ(24) 、 (25)とから構
成されている。
つまり、前記周波数範囲検出回路(13)は、基本的に
は周波数カウンタとして動作するように構成されている
ものであって、下記表1に示すように、入力周波数(f
 目)が前記下限値(fl)より低いか、前記下限値(
rt)と前記上限値(f2)の間にあるか、前記上限値
(f2)より高いかの3状態に対応する一対の判別情報
としての判別信号(TI)、(TI)を、前記一対のラ
ッチ用フリップフロップ(24) 、 (25)から出
力するように構成されている。
表■ 尚、前記周波数範囲検出回路(13)は、信号を全てデ
ジタル的に処理するように構成されているので、温度変
化や構成部品のばらつき等によって、その特性が変化し
ないものにできる。又、信号を全てデジタル処理するの
で、前記周波数シンセサイザ回路(8)等の各回路と共
に容易にLSI化できる。
次に、前記周波数範囲検出回路(13)の出力信号(T
I) 、 (Tz)に基づいて、前記周波数シンセサイ
ザ回路(8)の第1分周器(9)の分周比(m)を自動
**させるための動作について説明する。
前記中間周波数(f t t)  の定格値、すなわち
前記設定帯域(Ai)の中心周波数(fl、。)と、前
記受信周波数(fA、1)の定格値、すなわち前記中心
周波数<tit。)となる定格入力周波数(rt、。)
と、それに対応する定格分周比(m−)とは、上側ヘテ
ロダインによる周波数変換の場合、選局情報に基づいて
下記(i)式に示す関係となるように設定される。
fl。==ll、・−fi、、。・・・・・・(i)従
って、受信周波数(fi1)が前記定格人力周波数(f
 s −o)から上側にずれると、下記(ii )式に
示すように、前記中間周波数(fir)は、そのずれ周
波数(Δf1゜〉0)だけ前記中間周波帯域の中心周波
数Crt、。)から低い値(fムr+)となる。
f。
fttI=rao・(ftno−Δf tno) ”・
・・・(n )そこで、前記受信周波数(fifi)が
上昇して前記中間周波数(bf)が前記設定帯域(AI
)の下限値(f1)より下がった場合には、前記中間周
波数(fir)を第4闇値(fgo)(但し、L <b
’ <fz)に変えるように、下記(iii)、(iv
)式に基づいて、前記定格分周比(m−)を設定値(p
:正の整数値)だけ増大させるようにするのである。
f2°= (Io +p)・−fta+f。
=p・−+f、     ・・・・・・(iii)]。
同様にして、前記受信周波数(fi1)が下がって、前
記中間周波数(ftr)がその上限値(f2)を越えた
場合には、前記定格分周比(Illo)を、第3闇値(
f + ’ ) (但し、fl<f+’ <fz)と前
記上限値(f1)とが下記(v)、(vi)式の関係と
なるように、正の整数値となる設定値(q)だけ減少さ
せるのである。
f。
f l’ = f t  Q・−・・・・・・(v)r
尚、前記第3闇値(rt”)と前記第4闇値(bo)の
値を、前記中間周波数帯域(A1)の中心周波数(fi
ro)にできるだけ近づけるように、選局周波数の可変
ステップ幅が前記設定帯域(^l)の幅の半分となるよ
うに設定すると、前記中間周波数(f 1r)のヒステ
リシス幅を路上上対称で且つ最大にできるので、中間周
波数(fir)の変動を極力小にできる。
ちなみに、前記受信周波数(fl)がBS第1チャネル
である場合を例に、各周波数や分周比の具体的な値につ
いて説明を加えれば、fin。−1049,48MHz fif。=4 0 2.7 8MHシ であり、 f、=402.63Mセ r、=402.93MHz L’ =fz’ = 402 、78 MHzf、= 
4 M七 n=128 1o=46472 とすると、 (iv)式から、P=4.8’=:5となり、従って、
(ji )式から、 fz’−402,78625MHz となる。
又、(vi)式から、q=4.8″、5となり、従って
、(v)式から、 f+’=402.77375Mセ となる。
つまり、前記第1分周器(9)の分周比(m)を変更す
るステップ幅(p又はq)により定まる選局定帯域(A
I)の帯域幅(fz  f+)よりも狭くすることによ
り、前記中間周波信号は、前記下限値(f1)と第4闇
値(b″)との間の帯域と、前記第3闇値(rto)と
前記上限値(f2)との間の帯域との夫々に、ヒステリ
シスを有する状態となり、前記中間周波数(fly)が
前記下限値(fl)よりも低くなると実際の中間周波数
(fzr )は前記第4闇値(f t ’ )となり、
前記上限値(f2)よりも高くなると前記第3闇値(r
to)となるように、前記第1分周器(9)の分周比(
a+)が前記周波数範囲検出回路(13)の出力(TI
)、(Tりの論理値の組み合わせに基づいて、前記設定
値(p又はq)に対応するステップ幅で自動的に可変さ
れることになる。
そして、前記第3闇値(r+’)及び前記第4閾値O,
°)が前記設定帯域(A1)の中心周波数Cr=t。)
となるように前記設定値(p又はq)を設定して、前記
選局周波数の可変ステップ幅が前記設定帯域の半分又は
略半分となるようにすると、前記ヒステリシス幅を路上
上対称で且つ最大にできる。
〔別実雄側〕
上記実施例では、周波数範囲検出回路(13)を入力信
号の周波数としての中間周波数(far)がその設定帯
域(At)内にあるか、前記下限値(fl)未満の帯域
にあるか、及び、前記上限値(f2)を越える帯域にあ
るかの3段階の帯域を検出させるように構成した場合を
例示したが、例えば、第4図に示すように、前記設定帯
域(A1)の下限値(fa及び上限値(f2)より外側
の帯域を、緩衝帯域とそれより外側の帯域とに夫々分割
設定して、設定帯域外におけるずれ状態をも検出させる
ようにしてもよい。
そして、受信周波数(f 1fi)の周波数ずれが大な
る場合には前記設定帯域(AI)の上側又は下側の緩衝
帯域内への引き込みを早くしながら設定帯域内での同調
を正確に行えるようにするために、前記上側緩衝帯域よ
りも上側の帯域又は前記下側緩衝帯域よりも下側の帯域
では前記分周比(m)を粗(可変させ、且つ、帯域内で
は細かく可変させるようにするとよい。
説明を加えれば、前記設定帯域(At)の下限値(f1
)及び上限値(f2)の両外側の夫々に第5闇値(fi
:h<f+)及び第6闇値(fa:fz<f4)を設定
して、前記中間周波数(fl1)が前記第5闇値(f1
)より低い場合及び前記第6闇値(f4)より高い場合
(前記中間周波数(fir)が第4図中、A2又はA、
で示す帯域にある場合)には、前記分周比(m)を増減
するステップ幅となる設定値(p及びq)を、前記中間
周波数(ftr)が前記第5闇値(r:+)と前記第6
闇値(f4)との間にある場合よりも大にすると、選局
による入力受信周波数(fl)の大きな変動に対しても
迅速に且つ正確に追従させるようにすることができる。
尚、上述の如く、前記上側緩衝帯域よりも上側の帯域又
は前記下側緩衝帯域よりも下側の帯域では前記分周比(
m)を粗く可変させ、且つ、帯域内では細かく可変させ
るように構成する場合においても、中間周波数(flf
)が前記上下の各緩衝帯域にある場合における前記分周
比(m)の可変ステップ幅、すなわち選局周波数の可変
ステップ幅を、前記設定帯域(A1)の半分又は略半分
に設定すると、ヒステリシス幅を路上上対称で且つ最大
にできる。
又、上記実施例では、本発明を衛星放送用の受信機のA
FC回路に適用した場合を例示したが、本発明は周波数
範囲を検出するための各種装置に適用できるものであっ
て、例えば、前記周波数シンセサイザ回路(8)や前記
周波数範囲検出回路(13)に用いる基準周波数を発生
させるだめの水晶発振子の周波数を検査又は選別するた
めの検査装置等にも適用できる。
そして、検査装置に適用する場合には、前記第3分周器
(16)及び第4分周器(18)夫々を、例えば、プロ
グラマブルカウンタ等を利用して分周比を任意に変更設
定できるようにすると、検査対象や選別対象となる水晶
発振子の周波数に応じて、検出精度の分解能や検出作動
の応答時間を変更設定できる。
又、本発明を実施する上で必要となる各部の具体構成は
各種変更できる。
尚、特許請求の範囲の項に図面との対照を便利にする為
に符号を記すが、該記入により本発明は添付図面の構造
に限定されるものではない。
【図面の簡単な説明】
図面は本発明に係る周波数範囲検出装置の実施例を示し
、第1図は周波数範囲検出回路のブロック図、第2図は
全体構成のブロック図、第3図は中間周波数帯域の説明
図、第4図は別実雄側における中間周波数帯域の説明図
、第5図は従来構成を示す回路図である。 Cr=t>・・・・・・入力信号の周波数、(A1)・
・・・・・設定帯域、(fl)・・・・・・下限値、(
r2)・・・・・・上限値、(Cp)・・・・・・ゲー
トパルス信号、(TI)、(Tり・・・・・・判別情報
、(100)・・・・・・ゲートパルス発生手段、(1
01)・・・・・・計数手段、(102)・・・・・・
記憶手段、(15)・・・・・・基準信号発生手段、(
16) 、 (18)・・・・・・分周手段、(20)
 、 (21)・・・・・・判別手段。 第4図 fif。 第5図

Claims (1)

  1. 【特許請求の範囲】 1、入力信号の周波数(f_i_f)を計数する計数手
    段(101)と、その計数手段(101)の計数値が、
    設定帯域(A_i)、その設定帯域(A_i)の下限値
    (f_1)よりも下側の帯域、及び、前記設定帯域(A
    _i)の上限値(f_2)よりも上側の帯域の何れの帯
    域にあるかを判別する判別手段(20)、(21)と、
    その判別手段(20)、(21)の判別情報(T_1)
    、(T_2)を記憶する記憶手段(102)と、前記計
    数手段(101)を設定周期で繰り返し初期化するゲー
    トパルス信号(Cp)を発生するゲートパルス発生手段
    (100)とが設けられ、前記記憶手段(102)は前
    記ゲートパルス信号(Cp)に同期してその記憶情報が
    繰り返し更新されるように構成されている周波数範囲検
    出装置。 2、請求項1記載の周波数範囲検出装置であって、前記
    計数手段(101)は、前記入力信号の周波数(f_i
    _f)を分周する分周手段(18)を備え、且つ、前記
    ゲートパルス発生手段(100)は、基準信号発生手段
    (15)と、その基準信号発生手段(15)から出力さ
    れる基準周波数を分周する分周手段(16)とを備え、
    前記分周手段(16)、(18)の夫々は、それらの分
    周比を変更設定自在に構成されている周波数範囲検出装
    置。
JP6470689A 1989-03-15 1989-03-15 周波数範囲検出装置 Expired - Lifetime JP2622284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6470689A JP2622284B2 (ja) 1989-03-15 1989-03-15 周波数範囲検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6470689A JP2622284B2 (ja) 1989-03-15 1989-03-15 周波数範囲検出装置

Publications (2)

Publication Number Publication Date
JPH02242168A true JPH02242168A (ja) 1990-09-26
JP2622284B2 JP2622284B2 (ja) 1997-06-18

Family

ID=13265862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6470689A Expired - Lifetime JP2622284B2 (ja) 1989-03-15 1989-03-15 周波数範囲検出装置

Country Status (1)

Country Link
JP (1) JP2622284B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009250807A (ja) * 2008-04-07 2009-10-29 Seiko Epson Corp 周波数測定装置及び測定方法
CN104849548A (zh) * 2015-06-01 2015-08-19 海南大学 一种电力系统瞬时频率监测方法及系统
CN113933601A (zh) * 2021-09-13 2022-01-14 北京车和家信息技术有限公司 脉宽调制信号采集方法、装置、计算机设备及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009250807A (ja) * 2008-04-07 2009-10-29 Seiko Epson Corp 周波数測定装置及び測定方法
CN104849548A (zh) * 2015-06-01 2015-08-19 海南大学 一种电力系统瞬时频率监测方法及系统
CN113933601A (zh) * 2021-09-13 2022-01-14 北京车和家信息技术有限公司 脉宽调制信号采集方法、装置、计算机设备及存储介质
CN113933601B (zh) * 2021-09-13 2023-09-15 北京车和家信息技术有限公司 脉宽调制信号采集方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
JP2622284B2 (ja) 1997-06-18

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
US4105946A (en) Frequency synthesizer with phase locked loop and counter
KR20010006861A (ko) Pll 회로
JPH1051304A (ja) Pll
US4061980A (en) Radio receiver with plural converters and frequency control
JPH02242168A (ja) 周波数範囲検出装置
JP2649823B2 (ja) 短期および長期の時間測定のための著しく一定した安定性を有する時間標準装置
EP0454955A1 (en) Sampling clock generating circuit
US5900751A (en) Automatic frequency control circuit with simplified circuit constitution
JPH0693628B2 (ja) Pllロツク検出回路
EP1107458B1 (en) System for limiting IF variation in phase locked loops
US4035736A (en) FM discriminator having low noise characteristics
JPS6131647B2 (ja)
AU674444B2 (en) Phase detector
JP2570748B2 (ja) 通信装置
JPH0156580B2 (ja)
JPH02243011A (ja) Afc回路
JPH09121158A (ja) 周波数シンセサイザチューナ
JPS6333381Y2 (ja)
JPH0614713B2 (ja) Afc回路
JP2550701B2 (ja) Fsk受信機
JPH05315950A (ja) Pll回路
KR0183791B1 (ko) 동기 위상 루프회로에서의 주파수 변환 장치
JPS60261220A (ja) シンセサイザ発振器
JPH01293009A (ja) 同期外れ検出回路