JPH02244796A - コンデンサ内蔵形セラミックス基板 - Google Patents
コンデンサ内蔵形セラミックス基板Info
- Publication number
- JPH02244796A JPH02244796A JP1063531A JP6353189A JPH02244796A JP H02244796 A JPH02244796 A JP H02244796A JP 1063531 A JP1063531 A JP 1063531A JP 6353189 A JP6353189 A JP 6353189A JP H02244796 A JPH02244796 A JP H02244796A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- laminated
- capacitor
- conductor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、コンデンサ内蔵形セラミックス基板に関し、
特に浮遊容置を小さく抑えることのできる一ノンデンサ
内蔵形セラミックス基板に関する。
特に浮遊容置を小さく抑えることのできる一ノンデンサ
内蔵形セラミックス基板に関する。
［従来の技４４ｉ］
従来、コンデンサ機能を基板内に内蔵することにより集
積回路基板全体杏小型化しようとイーることが盛んに行
なわれてきたが、コンテン９Ｊ１１能を有する積層セラ
ミックス体を比較的大きな誘電率を有する誘電体セラミ
ックスで形成し、その表面の回路パターンを形成するセ
ラミックス基板を比較的小さな誘電率を有す゛る誘電体
セラミックスで形成したものであった。
積回路基板全体杏小型化しようとイーることが盛んに行
なわれてきたが、コンテン９Ｊ１１能を有する積層セラ
ミックス体を比較的大きな誘電率を有する誘電体セラミ
ックスで形成し、その表面の回路パターンを形成するセ
ラミックス基板を比較的小さな誘電率を有す゛る誘電体
セラミックスで形成したものであった。
然（、乍ら、このような積層センミックス体及びセラミ
ックス基板は、大きさの大小はあるものの、共に誘電体
セラミックスで形成されたものであり、′、：１ンデン
サを形成する内部電極と表面の配線パターンを形成する
導体層の間に浮遊容置が発生゛４るという問題点があっ
た。
ックス基板は、大きさの大小はあるものの、共に誘電体
セラミックスで形成されたものであり、′、：１ンデン
サを形成する内部電極と表面の配線パターンを形成する
導体層の間に浮遊容置が発生゛４るという問題点があっ
た。
［発明が解決しようとする問題点］
本発明は、以１−述べた従来のコンダン９内蔵形に見ら
れる問題を解決し、＝Ｊンデンサ内蔵形セ２ミックス基
板内における内部電極と表面の配線パターンの配肝位鯉
を自由に選択できる一コンデンザ内蔵形セラミックス基
板を提供Ａることを目的にする。即ち、本発明は、：１
ンデン（Ｊをセラミックス基板内部１こ形成した１ンデ
ンサ内蔵形１！シミツクス基板においで、中間にグラン
ド層を用いることにより、浮ｍｗ量を小さく抑えること
ができる構造の〕１ンデンサ内蔵形セラミツクス基板を
提供ｔ“ることを［目的にＣる。
れる問題を解決し、＝Ｊンデンサ内蔵形セ２ミックス基
板内における内部電極と表面の配線パターンの配肝位鯉
を自由に選択できる一コンデンザ内蔵形セラミックス基
板を提供Ａることを目的にする。即ち、本発明は、：１
ンデン（Ｊをセラミックス基板内部１こ形成した１ンデ
ンサ内蔵形１！シミツクス基板においで、中間にグラン
ド層を用いることにより、浮ｍｗ量を小さく抑えること
ができる構造の〕１ンデンサ内蔵形セラミツクス基板を
提供ｔ“ることを［目的にＣる。
［発明の構成］
［問題点を解決するための手段］
零発１９１の要旨とするものは、内部導体層と誘電体層
を積層して構成される少なくとも１−）の＝ｌンデンサ
機ｆｔを有する積層セラミックス体と、高い絶縁性の薄
いセラミックス基板とを、少なくとも部分的に形成した
導体層を介して接合した１ンデンサ内蔵形！！ラミツク
ス基板である。
を積層して構成される少なくとも１−）の＝ｌンデンサ
機ｆｔを有する積層セラミックス体と、高い絶縁性の薄
いセラミックス基板とを、少なくとも部分的に形成した
導体層を介して接合した１ンデンサ内蔵形！！ラミツク
ス基板である。
ｒ作用Ｊ
本発明によると、積層セラミックス体とセラミックス基
板との間の少なくとも部分的に、グランド層を形成する
ことにより、積層セラミックス体内のコンデンサを形成
［る内部１極とヤラミックス基板表面の配線パターンを
形成−する導体との間の浮壽賽帰を小さくできる構造の
ものである。
板との間の少なくとも部分的に、グランド層を形成する
ことにより、積層セラミックス体内のコンデンサを形成
［る内部１極とヤラミックス基板表面の配線パターンを
形成−する導体との間の浮壽賽帰を小さくできる構造の
ものである。
本発明のコンデンサの構造の１つによると、コンデンサ
機能を有する積層セラミックス体と高い絶縁性の薄Ｒ１
τラミックス基板とを少なくとも部分的に形成した導体
層を介して接合したことで、浮１６１を最小にできるも
のである。この接合は、積層セラミックス体とセラミッ
クス基板を個別に焼成した後に、その積層セラミックス
体及びセラミックス基板の表面の導体部以外にはガラス
を配置し、導体部には、ハンダ、厚膜導体ペーストの少
なくとも１つを配置し、積層セラミックス体とセラミ・
／クス基板の間に空気層がないようにすることが好適で
ある。
機能を有する積層セラミックス体と高い絶縁性の薄Ｒ１
τラミックス基板とを少なくとも部分的に形成した導体
層を介して接合したことで、浮１６１を最小にできるも
のである。この接合は、積層セラミックス体とセラミッ
クス基板を個別に焼成した後に、その積層セラミックス
体及びセラミックス基板の表面の導体部以外にはガラス
を配置し、導体部には、ハンダ、厚膜導体ペーストの少
なくとも１つを配置し、積層セラミックス体とセラミ・
／クス基板の間に空気層がないようにすることが好適で
ある。
また、セラミックス基板は、厚さ３０〜１２０μｍのア
ルミナを主成分とする誘電体磁器材料ｒｈることが好適
″ｃある。利用するセラミックス基板の実用１−・から
、この範囲の厚さのセラミックス基板が好適である。
ルミナを主成分とする誘電体磁器材料ｒｈることが好適
″ｃある。利用するセラミックス基板の実用１−・から
、この範囲の厚さのセラミックス基板が好適である。
また、積層セラミックス体は、チタン酸バリウムＢ ａ
Ｔ ｉ Ｏ１，チタン酸鉛ＰｂＴｉ０．、チタン酸ス
トロンチウムＳ ｒ Ｔ ｉ Ｏｓ及び酸化チタンＴｉ
Ｏ，からなる群より選択される少なくども１つの誘電体
化合物を主成分とする誘電体により形成される誘電体層
と、金Ａｕ、銀Ａｇ、鋼Ｃｕ、パラジウムＰｄからなる
群から選択される少なくとイ）１つの金属を主成分とす
る厚膜導体ペーストを用いて形成される内部導体層を積
層して、焼成した少なくとも１つのコンデンサ機能を有
する積層セラミックス体若しくはそれらを互いにハンダ
、ガラス、厚膜導体ペーストの少なくとも１つを用いて
接合した積層セラミックス体であるものが好適である。
Ｔ ｉ Ｏ１，チタン酸鉛ＰｂＴｉ０．、チタン酸ス
トロンチウムＳ ｒ Ｔ ｉ Ｏｓ及び酸化チタンＴｉ
Ｏ，からなる群より選択される少なくども１つの誘電体
化合物を主成分とする誘電体により形成される誘電体層
と、金Ａｕ、銀Ａｇ、鋼Ｃｕ、パラジウムＰｄからなる
群から選択される少なくとイ）１つの金属を主成分とす
る厚膜導体ペーストを用いて形成される内部導体層を積
層して、焼成した少なくとも１つのコンデンサ機能を有
する積層セラミックス体若しくはそれらを互いにハンダ
、ガラス、厚膜導体ペーストの少なくとも１つを用いて
接合した積層セラミックス体であるものが好適である。
また、コンデンサの内部電極の材質は、電気伝導度がよ
く、耐熱性、耐候性が良いＰｄを主成分とする導電性薄
膜材質を利用できるが、それらに限定されるものではな
い、１を極形成法については、印刷法等が利用できる。
く、耐熱性、耐候性が良いＰｄを主成分とする導電性薄
膜材質を利用できるが、それらに限定されるものではな
い、１を極形成法については、印刷法等が利用できる。
本発明による一゛ゴンデンサの内部電極の両端ｆは、！
＃層セラミックス体内に形成されたスルーホールをｍ
ｔ、て、セラミックス基板表面に形成するが、その電極
形成法は、そのスルーホール内壁面に導電性ペーストを
塗布し、焼き付ける方法或いは端面に種々の」ｊ法で形
成した導電性薄膜面を電極として使用する方法などがあ
る。
＃層セラミックス体内に形成されたスルーホールをｍ
ｔ、て、セラミックス基板表面に形成するが、その電極
形成法は、そのスルーホール内壁面に導電性ペーストを
塗布し、焼き付ける方法或いは端面に種々の」ｊ法で形
成した導電性薄膜面を電極として使用する方法などがあ
る。
本発明に利用する積層コンデンサの製法は、特に限定さ
れるものではないが、上記に説明したセラミックスシー
トを形成し、導電性ペーストを印刷した後、積層してセ
ラミックス体を形成し、焼成する方法、ペースト状にし
た複合材料と導電性ペーストを互いに印刷積層して、セ
ラミックス体を形成し、焼成する方法などがあり、他は
特に限定されるものではない。
れるものではないが、上記に説明したセラミックスシー
トを形成し、導電性ペーストを印刷した後、積層してセ
ラミックス体を形成し、焼成する方法、ペースト状にし
た複合材料と導電性ペーストを互いに印刷積層して、セ
ラミックス体を形成し、焼成する方法などがあり、他は
特に限定されるものではない。
更に、本発明による積層′：Ｊンデンナのためのグラン
ド層の導体部分以外の部分を、ガラス等の無機材料によ
り形成し、導体層が空気に露出しない構造のものが好適
である。
ド層の導体部分以外の部分を、ガラス等の無機材料によ
り形成し、導体層が空気に露出しない構造のものが好適
である。
次に、本発明のコンデンサ内蔵層上うミックス基板の構
造に”ついて、具体的な実施例により、説１９Ｉイ゛る
が、本発明は、その説明により限定されるものではない
。
造に”ついて、具体的な実施例により、説１９Ｉイ゛る
が、本発明は、その説明により限定されるものではない
。
［実施例］
第１図は、製作しようとする一コンデンサ内蔵形セラミ
ックス基板の等価回路図である６図中の４つの一１ンデ
ンサの中ｃ Ｃ＋及びＣ１は比較的低い静電容鰻値を有
し、Ｃ３及びＣ１は、比較的に高い静電容祉値を有する
。
ックス基板の等価回路図である６図中の４つの一１ンデ
ンサの中ｃ Ｃ＋及びＣ１は比較的低い静電容鰻値を有
し、Ｃ３及びＣ１は、比較的に高い静電容祉値を有する
。
本実施例を第２図ａ、ｂは、本発明による用いられる積
層コンデンサ体の平面図及びそのＡ−Ａ゛断面図である
。５１Ｊ中の１は、ナタ、−ア薄板であり、２．３は、
その積層体内に形成される内部Ｍ極である１次に、第２
図ａ、 ｂｃ７）積層−」ンデン」導体にスルーホール
４を、第３図ａ、ｂの平面図及び断面図に示すように、
形成し、そのスルーホール中に導通体４を形成し、−１
−而に第３ ｒ５ｃＩ ａに示ｔようなパターンの導電
体４３．４３．４４等を形成４゛る。
層コンデンサ体の平面図及びそのＡ−Ａ゛断面図である
。５１Ｊ中の１は、ナタ、−ア薄板であり、２．３は、
その積層体内に形成される内部Ｍ極である１次に、第２
図ａ、 ｂｃ７）積層−」ンデン」導体にスルーホール
４を、第３図ａ、ｂの平面図及び断面図に示すように、
形成し、そのスルーホール中に導通体４を形成し、−１
−而に第３ ｒ５ｃＩ ａに示ｔようなパターンの導電
体４３．４３．４４等を形成４゛る。
次に、第４図ａ、ｂの平面図及び断面図に示ず積層１２
１７４１体をアルミナ薄板５の中に形成する。６．７は
、その積層内に形成される内部電極である。
１７４１体をアルミナ薄板５の中に形成する。６．７は
、その積層内に形成される内部電極である。
この積層ニー１ンデンサ体に、第５図ａ、ｂのＹ面図及
び断面図に示ｔように、更にスルーホール８．９を貫通
して設ける。更に、この−に面に、本発明に従−＞’Ｉ
Ｔ、所定パターンのグランド電極層１２．１３を設ける
。そのスルーホール内には、導通体４７．４Ｂを設ける
。
び断面図に示ｔように、更にスルーホール８．９を貫通
して設ける。更に、この−に面に、本発明に従−＞’Ｉ
Ｔ、所定パターンのグランド電極層１２．１３を設ける
。そのスルーホール内には、導通体４７．４Ｂを設ける
。
次に、第６図ａ、ｈの平面図及び断面図に示゛ψような
アルミナ薄板１０を、第５図の電極層１２１３のパター
ンの上にａｔする。即ち、アルミナ薄板１０は、そのグ
ランド電極層１２の上に被せる導通孔１１を設げたアル
ミナ薄板である。
アルミナ薄板１０を、第５図の電極層１２１３のパター
ンの上にａｔする。即ち、アルミナ薄板１０は、そのグ
ランド電極層１２の上に被せる導通孔１１を設げたアル
ミナ薄板である。
このアルミター薄板１０と、第３凶ａ、、ｂの−Ｊンデ
ンサ積層体と、第５図ａ、ｂの積層：Ｉンデンサ体とを
、第７図ａ、、ｂの）上面図と断面図に示１ように一体
化−４る。従って、アルミ−ｊ薄板１０と第５図の積層
体との間には電極層パターン１２．１３が形成されてい
る構造のものである。
ンサ積層体と、第５図ａ、ｂの積層：Ｉンデンサ体とを
、第７図ａ、、ｂの）上面図と断面図に示１ように一体
化−４る。従って、アルミ−ｊ薄板１０と第５図の積層
体との間には電極層パターン１２．１３が形成されてい
る構造のものである。
史に、第７１５Ｑａ、ｈに示す−・体止コンデンーＩＪ
内蔵形セラミックス基板のアルミナ薄板１００表面トに
外部電極１４等のパターンを第８図ａ、ｂの平面図及び
断面図に示ｒように形成する。同時にアルミナ薄板ｌＯ
に設けられたスルーホール１１中にも導電体が形成され
、外部電極１４等と、第５図の積層セラミックス体の表
面に設ζヌた電極層パターン１２．１３とは導通される
。
内蔵形セラミックス基板のアルミナ薄板１００表面トに
外部電極１４等のパターンを第８図ａ、ｂの平面図及び
断面図に示ｒように形成する。同時にアルミナ薄板ｌＯ
に設けられたスルーホール１１中にも導電体が形成され
、外部電極１４等と、第５図の積層セラミックス体の表
面に設ζヌた電極層パターン１２．１３とは導通される
。
この電極層では、グランド電極１２以外の部分は、ガラ
ス層１７により充填されていることが好適である。即ち
、このガラス［１７は、ガラスペーストを、電極Ｒ９の
一４二に塗布し、一体化積層コンデンナ内蔵基板を焼成
処理するときに、溶融処理きれて形成され得る。
ス層１７により充填されていることが好適である。即ち
、このガラス［１７は、ガラスペーストを、電極Ｒ９の
一４二に塗布し、一体化積層コンデンナ内蔵基板を焼成
処理するときに、溶融処理きれて形成され得る。
次に、本発明のコンデンサ内蔵形セラミックス基板の組
立てｆ順を説明する。
立てｆ順を説明する。
第８図ａ、ｂの平面図及び断面図に組立て作製されるべ
き一１ンデンサ内蔵形セラミックス基板の構造を示すが
、コンデンｇＣ１及びＣ８を形成するために、先ず比較
的に低い誘電率のチタニアを１：。
き一１ンデンサ内蔵形セラミックス基板の構造を示すが
、コンデンｇＣ１及びＣ８を形成するために、先ず比較
的に低い誘電率のチタニアを１：。
成分とする誘電体１中に、Ｐｄを主成分とζ゛る厚膜導
体ペーストにより形成した互いに対向する電極２．３を
内部に積層し、焼成した積層セラミックス体（即ち積層
体Ａ）を第２図の断面図に示ｔように、１−２−１−３
−１−２．、と積層し製作する。そ（、′Ｃ１その積層
体内に貫通孔４を設け、その中に厚膜導体ペーストを埋
めて、内部電極群２のためのコンデンサ端子４３と内部
電極群３のためのコンデンサ端子４３を表面に取り出し
た後に、第３図ａ、ｂにパすように、表面に厚膜導体ペ
ーストを用いた印刷法により配線パターン４４等を設け
た積層セラミックス体Ａを１作する。
体ペーストにより形成した互いに対向する電極２．３を
内部に積層し、焼成した積層セラミックス体（即ち積層
体Ａ）を第２図の断面図に示ｔように、１−２−１−３
−１−２．、と積層し製作する。そ（、′Ｃ１その積層
体内に貫通孔４を設け、その中に厚膜導体ペーストを埋
めて、内部電極群２のためのコンデンサ端子４３と内部
電極群３のためのコンデンサ端子４３を表面に取り出し
た後に、第３図ａ、ｂにパすように、表面に厚膜導体ペ
ーストを用いた印刷法により配線パターン４４等を設け
た積層セラミックス体Ａを１作する。
更に、その上に、Ｃ８及びＣ４を形成するために、比較
的に高い誘電率を有するＢ ａ Ｔ ｉ Ｏｓを主成分
とする誘電体薄板５と、Ｐｄを１：成分とｊる厚膜導体
ペースト・により形成した互いに対向イ゛る電極６．７
を第４図ａ、ｂに示すように、内部に形成し、即ち、５
−６−５−７−５−６．、と積層し、第４図凰、ｂの積
層−１ンデンサ体を製作する。そして、その積層セラミ
ックス体の中に、貫通孔８及び９（最下部まで貫通する
）を設け、その中に厚膜導体ペーストを埋めて、王の中
に厚膜導体ベースト・を埋めて、内部電極群６のための
コンデンサ端子と内部電極群７のためのコンデンサ端子
を表面に取り出した後に、表面に厚膜導体ペーストを用
いた印刷法により配線バタ〜ン４８等を設けた積層（・
ラミックス体を製作゛４る。イのための：１ンデンサ両
端子４８．４８及びＣ１及びＣ１の両端子を取り出した
後、表面にＪＩｉ［膜導体ペーストを用いた印刷法によ
り配線バクーン４３等を設けた絶縁性セラミックス体を
設置する。即ち、厚さ３０〜１２０μｍのアルミナを主
成分とする高い絶縁性のセラミックス基板１０に、スル
ーホ一ル１１を設ｆｌたものを壬の１：に１ｉ！−する
。
的に高い誘電率を有するＢ ａ Ｔ ｉ Ｏｓを主成分
とする誘電体薄板５と、Ｐｄを１：成分とｊる厚膜導体
ペースト・により形成した互いに対向イ゛る電極６．７
を第４図ａ、ｂに示すように、内部に形成し、即ち、５
−６−５−７−５−６．、と積層し、第４図凰、ｂの積
層−１ンデンサ体を製作する。そして、その積層セラミ
ックス体の中に、貫通孔８及び９（最下部まで貫通する
）を設け、その中に厚膜導体ペーストを埋めて、王の中
に厚膜導体ベースト・を埋めて、内部電極群６のための
コンデンサ端子と内部電極群７のためのコンデンサ端子
を表面に取り出した後に、表面に厚膜導体ペーストを用
いた印刷法により配線バタ〜ン４８等を設けた積層（・
ラミックス体を製作゛４る。イのための：１ンデンサ両
端子４８．４８及びＣ１及びＣ１の両端子を取り出した
後、表面にＪＩｉ［膜導体ペーストを用いた印刷法によ
り配線バクーン４３等を設けた絶縁性セラミックス体を
設置する。即ち、厚さ３０〜１２０μｍのアルミナを主
成分とする高い絶縁性のセラミックス基板１０に、スル
ーホ一ル１１を設ｆｌたものを壬の１：に１ｉ！−する
。
即ら、Ｆ記の２つの積層セラミックス体とセラミックス
基板１０を導体形成部１２．１３を有する層を介して、
最に面絶縁体１０に接合させる。
基板１０を導体形成部１２．１３を有する層を介して、
最に面絶縁体１０に接合させる。
その導体形成部１２．１３を有する層は、厚膜導体ペー
ストで導体形成部を形成し、イれ以外の部分は、ガラス
ペーストを用いて形成したガラス層部分１７により、空
隙をなくし、空気層がないように形成したコンデンサ内
蔵形セラミックス基板の組立′Ｃ図を、第８図ａ、ｂに
示す。
ストで導体形成部を形成し、イれ以外の部分は、ガラス
ペーストを用いて形成したガラス層部分１７により、空
隙をなくし、空気層がないように形成したコンデンサ内
蔵形セラミックス基板の組立′Ｃ図を、第８図ａ、ｂに
示す。
、−の際に、Ｃ，、Ｃ，、Ｃ１，Ｃ，の両端子の取り出
しのために形成した配線パターン以外の部分の、それと
電気的導通のないようなできるだけ大きな部分に導体層
を形成して、その導体層、即も、グランド層（即ち１２
の層）が、Ｃ７，Ｃｈ、Ｃ８、Ｃ４のための内１部電極
により生じる浮遊Ｗ量を最少にすることができるもので
ある。
しのために形成した配線パターン以外の部分の、それと
電気的導通のないようなできるだけ大きな部分に導体層
を形成して、その導体層、即も、グランド層（即ち１２
の層）が、Ｃ７，Ｃｈ、Ｃ８、Ｃ４のための内１部電極
により生じる浮遊Ｗ量を最少にすることができるもので
ある。
更に、−】ンデンサ内蔵形セラミックス基板の最に面に
、導体パターン１４及び抵抗パターン１５を印刷形成し
、或いは更にチップ部分、例えばトシンジスタ１６をｌ
ｉｔ戟し、複合回路、ハイブリッド回路基板を製作でき
る。
、導体パターン１４及び抵抗パターン１５を印刷形成し
、或いは更にチップ部分、例えばトシンジスタ１６をｌ
ｉｔ戟し、複合回路、ハイブリッド回路基板を製作でき
る。
［発明の効果］
本発明のコンデンサ内蔵層上ラミ・７クス基板は、その
構造により、 第１に、積層セラミックス体内部のτ」ンデンサを形成
する導体層とセラミックス基板表面の配線パターンを形
成する導体の間に発生する浮遊容量を考慮することなく
、設計することができるから、回路設計における自由度
の大きな′：１ンデンサ内藏形（！ラミックス基板の構
造を提供することができること、 第２に、積層コンデンサ端子の製造技術として有用なも
のを提供したこと、 などの技術的な効果が得られた。
構造により、 第１に、積層セラミックス体内部のτ」ンデンサを形成
する導体層とセラミックス基板表面の配線パターンを形
成する導体の間に発生する浮遊容量を考慮することなく
、設計することができるから、回路設計における自由度
の大きな′：１ンデンサ内藏形（！ラミックス基板の構
造を提供することができること、 第２に、積層コンデンサ端子の製造技術として有用なも
のを提供したこと、 などの技術的な効果が得られた。
第１図は、本発明のコンデンサ内蔵形セラミックス基板
の等価回路図である。 第２図λ、ｂは、本発明のコンデンサ内蔵形センミノク
ス基板に用いる積層体の平面図及び断面図Ｃある。 第３１図ａ、ｂは、第２図の積層体にスルーホールと外
部電極パターンを設けたもののＩＹ平面図び断面図（１
ある。 第４図ａ、ｂは、積層誘電体の−・ト面図及び断面図で
おる。 第５図１、ｂは、第４１Ａの積層誘電体にスル〜５１、
−ル及び表面プシン１２層を設けたものの゛ビ面図及び
断１／１１図（゛ある。 ｉ６１′Ａａ、ｂは、スルーボールを設けたアルミＪ薄
板の・１面図及び断面図マある。 第７１ｆｆｉａ、ｂは、第６図のアルミナ薄板と第５図
の積層体と第３図の積層体を一体化したものの平面図及
び断面図である。 第８図ａ、ｂは、本発１！ＪＪに従って形成したコンー
ｆンリ゛内蔵ヒラミックス基板の平面図及び断面図であ
る。 １ 、、、、、、、 チタＪ−ア薄板２．３ 、、、
、、、、、内部電極 ４ 、、、、、、、、スルーポール導電体層ｓ 、、、
、、、、、Ｂ ａ Ｔ Ｎ Ｏｎ Ｎ板（誘電体）６．
７６□１１、内部電極 ８．９． 、、スルーホ一ル １０、、、、、、、、、高い絶縁性セラミックス薄板１
２ 、、、、、、、、グランド層 １４ 、、、、、、、、導体パターン １６、、、、、、、、 トランジスタ １７ 、、、、、、、、ガラス層 特許出願人 三菱鉱業セメント株式会社代理人 弁理
士 倉 持 裕 ［主要部分の符号の説明］ 第１図 第４図 第７図 （ｂ） ｎ １／ Ａ’ 第８図 （ｂ） Δ
の等価回路図である。 第２図λ、ｂは、本発明のコンデンサ内蔵形センミノク
ス基板に用いる積層体の平面図及び断面図Ｃある。 第３１図ａ、ｂは、第２図の積層体にスルーホールと外
部電極パターンを設けたもののＩＹ平面図び断面図（１
ある。 第４図ａ、ｂは、積層誘電体の−・ト面図及び断面図で
おる。 第５図１、ｂは、第４１Ａの積層誘電体にスル〜５１、
−ル及び表面プシン１２層を設けたものの゛ビ面図及び
断１／１１図（゛ある。 ｉ６１′Ａａ、ｂは、スルーボールを設けたアルミＪ薄
板の・１面図及び断面図マある。 第７１ｆｆｉａ、ｂは、第６図のアルミナ薄板と第５図
の積層体と第３図の積層体を一体化したものの平面図及
び断面図である。 第８図ａ、ｂは、本発１！ＪＪに従って形成したコンー
ｆンリ゛内蔵ヒラミックス基板の平面図及び断面図であ
る。 １ 、、、、、、、 チタＪ−ア薄板２．３ 、、、
、、、、、内部電極 ４ 、、、、、、、、スルーポール導電体層ｓ 、、、
、、、、、Ｂ ａ Ｔ Ｎ Ｏｎ Ｎ板（誘電体）６．
７６□１１、内部電極 ８．９． 、、スルーホ一ル １０、、、、、、、、、高い絶縁性セラミックス薄板１
２ 、、、、、、、、グランド層 １４ 、、、、、、、、導体パターン １６、、、、、、、、 トランジスタ １７ 、、、、、、、、ガラス層 特許出願人 三菱鉱業セメント株式会社代理人 弁理
士 倉 持 裕 ［主要部分の符号の説明］ 第１図 第４図 第７図 （ｂ） ｎ １／ Ａ’ 第８図 （ｂ） Δ
Claims (4)
- （１） 内部導体層と誘電体層を積層して構成される少
なくとも１つのコンデンサ機能を有する積層セラミック
ス体と、高い絶縁性の薄いセラミックス基板とを、少な
くとも部分的に形成した導体層を有する薄膜層を介して
接合したことを特徴とするコンデンサ内蔵形セラミック
ス基板。 - （２） 前記の接合は、積層セラミックス体とセラミッ
クス基板を個別に焼成した後に、その焼成セラミックス
体とセラミックス基板の両方の表面に対して、導体部分
以外には、ガラスペーストによるガラス部分を配置し、
導体部分には、ハンダ、厚膜導体ペーストによる導体層
を配置し、少なくとも部分的に形成した導体層を有する
薄膜層を介して、積層セラミックス体とセラミックス基
板との間に隙間のない構造としたことを特徴とする請求
項第１項記載のコンデンサ内蔵形セラミックス基板。 - （３） 前記のセラミックス基板は、厚さ３０〜１２０
μｍのアルミナを主成分とする誘電体磁器材料であるこ
とを特徴とする請求項第１項記載のコンデンサ内蔵形セ
ラミックス基板。 - （４） 前記の積層セラミックス体は、チタン酸バリウ
ムＢａＴｉＯ＿３、チタン酸鉛ＰｂＴｉＯ＿３、チタン
酸ストロンチウムＳｒＴｉＯ＿３及び酸化チタンＴｉＯ
＿２からなる群より選択される少なくとも１つの誘電体
化合物を主成分とする誘電体により形成される誘電体層
と、金Ａｕ、銀Ａｇ、銅Ｃｕ、パラジウムＰｄからなる
群から選択される少なくとも１つの金属を主成分とする
厚膜導体ペーストを用いて形成される内部導体層を積層
して、焼成した少なくとも１つのコンデンサ機能を有す
る積層セラミックス体若しくはそれらを互いにハンダ、
ガラス厚膜導体ペーストの少なくとも１つを用いて接合
した積層セラミックス体であることを特徴とする請求項
第１項記載のコンデンサ内蔵形セラミックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063531A JPH02244796A (ja) | 1989-03-17 | 1989-03-17 | コンデンサ内蔵形セラミックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1063531A JPH02244796A (ja) | 1989-03-17 | 1989-03-17 | コンデンサ内蔵形セラミックス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244796A true JPH02244796A (ja) | 1990-09-28 |
Family
ID=13231896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1063531A Pending JPH02244796A (ja) | 1989-03-17 | 1989-03-17 | コンデンサ内蔵形セラミックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244796A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139394A (ja) * | 1985-12-13 | 1987-06-23 | 日本電気株式会社 | 複合積層セラミック部品 |
| JPS62196811A (ja) * | 1986-02-22 | 1987-08-31 | 三菱マテリアル株式会社 | コンデンサ内蔵型セラミツク基板 |
-
1989
- 1989-03-17 JP JP1063531A patent/JPH02244796A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139394A (ja) * | 1985-12-13 | 1987-06-23 | 日本電気株式会社 | 複合積層セラミック部品 |
| JPS62196811A (ja) * | 1986-02-22 | 1987-08-31 | 三菱マテリアル株式会社 | コンデンサ内蔵型セラミツク基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101434108B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 | |
| CN117747299A (zh) | 层叠陶瓷电容器 | |
| JP2000348964A (ja) | 積層セラミック電子部品 | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JPS60249386A (ja) | 機能性基板及びこれを用いた電子回路基板 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JPS63300593A (ja) | セラミック複合基板 | |
| JPH07201636A (ja) | 積層電子部品及びその製造方法 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH0754778B2 (ja) | コンデンサ内蔵型セラミツク基板 | |
| JP2003347160A (ja) | 多連型コンデンサ | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
| JP2001319828A (ja) | コンデンサアレイ | |
| JP3909285B2 (ja) | 配線基板 | |
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JPH022318B2 (ja) | ||
| JP2003318065A (ja) | 積層電子部品およびその製造方法 | |
| JPH0274099A (ja) | 電子部品内蔵多層樹脂基板 | |
| JP2810655B2 (ja) | 電子部品用基体 | |
| JP2555639B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4623988B2 (ja) | コンデンサ及びその実装構造 | |
| JPH033299A (ja) | コンデンサ内蔵セラミックス回路基板 | |
| JP2003282357A (ja) | コンデンサアレイ |