JPH02246210A - Soi膜の形成方法 - Google Patents

Soi膜の形成方法

Info

Publication number
JPH02246210A
JPH02246210A JP6796289A JP6796289A JPH02246210A JP H02246210 A JPH02246210 A JP H02246210A JP 6796289 A JP6796289 A JP 6796289A JP 6796289 A JP6796289 A JP 6796289A JP H02246210 A JPH02246210 A JP H02246210A
Authority
JP
Japan
Prior art keywords
film
silicon
amorphous
epitaxial growth
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6796289A
Other languages
English (en)
Other versions
JP2762103B2 (ja
Inventor
Kiyoshi Yoneda
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1067962A priority Critical patent/JP2762103B2/ja
Publication of JPH02246210A publication Critical patent/JPH02246210A/ja
Application granted granted Critical
Publication of JP2762103B2 publication Critical patent/JP2762103B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単結晶シリコン基板上に絶縁膜を形成し、さ
らにこの絶縁膜上に単結晶シリコン膜を成長させてS 
OI (Silicon On In5ulator 
〕膜を形成するSOI膜の形成方法に関する。
〔従来の技術〕
一般lこ、SOI膜は、素子分離が容易であり、ラッチ
アップを防止でき、薄膜化によって高移動度が得られる
などの特徴を有しているため、高速。
高集積デバイス用の基板材料、特に積層構造の三次元回
路素子材料として注目され、近年盛んに研究開発が進め
られている。
ところで、このようなSOI膜を形成する技術のひとつ
として、非晶質基板或いは非晶質膜上に多結晶シリコン
を堆積し、レーザビーム或いは電子ビームを用いて溶融
再結晶化する方法が知られているが、スループットが低
く、再結晶化層の結晶方位制御が難しいなどの問題があ
る。
また、他の手法として固相エピタキシャル成長法(以下
SPE法という)があり、これはSi基板上に非晶質絶
縁膜を形成し、この絶縁膜の一部を除去してSi基板に
露出面を形成し、この露出面及び絶縁膜上に非晶質Si
 (以下a −S iという)膜を堆積形成したのち、
N2雰囲気中で6000.数10時間のアニールを行い
、露出面をシートとした縦方向面相エピタキシャル成長
(以下V−spEトイウ)、及び横方向固相エピタキシ
ャル成長(以下L−8PEという)により、a−Si膜
を単結晶化させるものである。
ところが、SPE法の場合、v −SPEがSi基板の
露出面をシートとして進行する際、絶縁膜と露出面との
段差が大きい場合に、この段差部分でストレスが発生し
、絶縁膜とSiとの界面に歪が発生してL −SPEの
進行が妨げられ、十分なL −SPE距離が得られない
という不都合が生じる。
このような不都合を解消するために、絶縁膜とSi基板
の露出面との段差をできるだけ小さくしたリセス構造を
採用することが行われ、さらにL −8PE距離の拡大
を図るためにリン〔P〕イオンをa−8i膜に注入した
のちアニールすることなどが行われており、例えばAp
pHed Physics Letters 48 Q
3 。
24 March 、 1986 、 pp、 778
 775に報告されているている。
ところで、三次元回路素子を作成する場合に、下層にデ
バイスを作り込んだときに、シートとしてのSi基板の
露出面とパッシベーシッン膜としての絶縁膜との段差が
1μm以上になることがあり、この段差がL −SPE
の進行の妨げになるため、前記したリセス構造ではこれ
を解消することは難しい。
そこで、si基板の露出面上に予め単結晶シリコンのシ
ート部を埋め込むことが考えられており、特に選択エピ
タキシャル成長法によるシートfR,ノ埋め込み技術は
、L−8PEでのa−3tの堆積とシート部の埋め込み
を連続的に行えるという利点を有し、今後の有望な技術
として注目されている。
そして、この選択エピタキシャル成長法によるシート部
の埋め込み技術を使ったSPE法について、第3図を参
照して説明すると、同図(a)fζ示すように、(10
0) Si基板(υ上に熱酸化法等iこより膜厚1μm
の5i02膜(2)を形成し、−この5iOz膜(2)
の一部をエツチングにより除去して<100〉方向にス
トライプ状に唱約2μmのSi基板(1)の露出面(3
)を形成し、SiH4ガスの熱分解法を利用しれ減圧C
VD法により、基板温度940°C* 5IH4ガス流
量4 SCCMの条件でSiのエピタキシャル成長を行
うと、同図か)fkすようCζ、露出面(3)上fこの
み選択的fこ単結晶Si(以下c−3iという)が成長
し、露出面(3)上にシート部(4)が形成される。
このとき、c−8tのシート部(4)の側面に(111
)ファセット面(5)が形成される。
また、前記した条件下での成長速度が約200A/m 
i nであるため、5iQ2膜(2)と露出面(3]と
の段差が1μmであるとき、これを埋めるCζは約1時
間選択エピタキシャル成長を行えばよい。
つぎに、シート部(4)の形成を行ったのち、基板温度
を550°Cまで下げ、SiH4ガスの熱分解法を利用
した減圧CVD法により、S i H4の分圧約10T
orr 。
堆積速度200A/minの条件で15分間反応を行い
、第3図(C)に示すように、5fOz膜(2)よ及び
シート部(3)上に膜厚8000 Aのa−8i膜(6
)を形成する。
その後、(180KeV 、 7XIOam  )、 
(100KeV。
8 X 10”am ”) 、 (50KeV 、 2
X 10”cm−2)の注入条件で、第8図(d)に示
すように、a −Si膜(6)に3回にわ+ たってPの注入を行い、a−8t膜(6)にほぼ均一に
8XlOemのイオン濃度にP+を注入したのち、aS
t膜(6ンをN2雰囲気中において590’Cで15時
間アニールし、同図(e)に示すようにL−8PE層(
7)を形成しSOI膜を形成する。
このとき、L−8PEの生じない領域のa −S i膜
(6)は多結晶化し、多結晶Si膜(8)が形成される
ところで、このように形成したSOI膜の断面の走査型
電子顕微鏡(SEM)写真は第4図に示すようになり、
同図中SEGは選択エピタキシャル成長で。
第3図のシート部(4)に相当しSt 5ubstra
te l! Si基板(1λに相当し、第4図かられか
るように、SEGのシート部(4)とL−8PE層(7
)との境界部にくぼみが生じており、このくぼみは、前
記したようにSEGによるシート部(4)の成長時に形
成されたファセット面(5)により、L−8PEの進行
が阻害されたために生じたものと考えられる。
〔発明が解決しようとする課題〕
従来の場合、SEGによりシート部(4)の埋め込み時
に形成されるファセット面1こよってL−8PEの進行
が阻害されるため、L−8PE距離はlOμm程度に留
まり、L−8PE距離の拡大を図ることができないとい
う問題点がある。
本発明は、前記の点に留意してなされ、L−8PE距離
の拡大を図り、大面積のsor膜を形成できるようにす
ることを目的とする。
〔課題を解決するための手段〕
前記目的を達成するために、本発明のSOI膜の形成方
法では、単結晶シリコン基板上Iこ非晶質絶縁膜を形成
し、前記絶縁膜の一部を除去して前記基板に露出面を形
成し、選択エピタキシャル成長法により前記露出面上に
単結晶シリコンのシート部を形成したのち、前記シート
部上及び前記絶縁膜上に単結晶シリコン膜及び多結晶シ
リコン膜をそれぞれ形成し、前記単結晶シリコン膜及び
前記多結晶シリコン膜の表面にシリコンイオンヲ注入し
、前記単結晶シリコン膜の表層部及び前記多結晶シリコ
ン膜の全部を非晶質化して非晶質シリコン層を形成し、
前記非晶質シリコン層にリンを注入したのち、前記非晶
質シリコン層を固相エピタキシャル成長法により単結晶
化することを特徴としている。
〔作用〕
以上のような構成において、選択エピタキシャル成長法
により形成したシート部上に単結晶シリコン膜を形成す
ると共に、非晶質絶縁膜上に多結晶シリコン膜を形成す
ると、シート部を形成した段階では、シート部の側面に
ファセット面が形成されるが、その後の単結晶シリコン
膜及び多結晶シリコン膜の形成工程により、単結晶シリ
コン膜と多結晶シリコン膜との境界にはファセット面の
形成は見られなくなり、露出面と絶縁膜との段差が1μ
m以上ある場合であっても、ファセット面の形成を防止
してL−8PE距離の拡大が図れる。
〔実施例〕
実施例について第1図及び第2図を参照して説明する。
まず、第1図(a)に示すように、第8図の場合と同様
lこ、<100)Si基板(9)上に熱酸化法等により
膜厚1μmの非晶質絶縁膜としての5iOz膜QQを形
成し、この5iOz膜OCJの一部をエツチングにより
除去して<100>方向にストライブ状に幅約2μmの
Si基板(9)の露出面α刀を形成する。
つぎに、Si&ガスの熱分解法を利用した減圧CVD法
により、基板温度940’C、SiH4ガス流量48C
CMの条件で約1時間、第1図(b)に示すようfこ露
出面叩上にe −S iのシート部@を選択エピタキシ
ャル成長させる。
なお、第3図の場合と同様、シート部(2)の側面tコ
バ(111)ファセット面μsが形成される。
そ゛の後、基板温度をsoo’cまで下げ、5jH4ガ
ス流量20SCCM、5jH4ガス分圧100mTor
rの条件で約500^/minの成長速度でエピタキシ
ャル成長ヲ行い、シート部側上fこe−Si膜04)を
成長させると共に、5iQ2膜αO上に多結晶Si膜(
以下p−8t膜という)09を成長させる。
このとき、p−8i膜a9が約800OAの膜厚になる
よう、5〜6分間成長を行う。
さらFζ、(180KeV 、 2X 1016cm″
) 、 (100KeV2X 10161016a +
 (50KeV 、 2X 11016a 2)の注鳩
件で、第1図(d) fm示すように、e −St @
Q4)及びp−3i、+ 膜(至)に3回にわたってSlを注入し、c −S i
膜o4の表層部及びp−8t膜α9の全部を非晶質化し
、a−3i層QllGを形成する。
そして、(180KeV 、 7X 10 am  )
、(1oOKeV 、3X+O’cm−2)、(50K
eV 、 2 X 1015cm−2)の注入条件で、
3回にわたってa−8i層aQにP を注入したのち、
N2 雰囲気中において600°Cで10時間以上アニ
ールし、第1図(、)に示すように、a−8i層αQを
SPE法(こより単結晶化してc−8i層αηを形成し
、sor膜を形成する。
このとき、シート部(6)上のa −S i層αηはV
−8PEにより単結晶化し、5iOz膜(10上のa 
−si層口はL−8PEfこより単結晶化する。
ところで、シート部(6)を形成した段階では、シ−ド
部(2)の側面にファセット面口が形成されるがその後
c −S i膜α4及びp−8t膜(2)をエピタキシ
ャル成長させたときに、c−8i膜α4とp−8t膜α
9との境界にはファセット面の形成が見られなくなりそ
の結果露出面α刀と5ift膜QQとの段差が1μm以
上ある場合であっても、従来のようなファセット面の形
成を防止でき、L−SPE距離の大幅な拡か;可能とな
る。
そして、このようにして得られたSOI膜の表面を、酸
化クロム−フッ酸−硝酸銅一酢酸一水の組成のライトエ
ツチング溶液を用いて顕在化したときの電子顕微鏡写真
は第2図に示すようになり、同図中5EEDはシート部
側に相当し、同図中のSF、EDとL−8PEとの境界
からのL−8PEの幅は約20μmとなっており、前記
した方法によって約20μmのL−8PE距離が得られ
ることがわかる。
〔発明の効果〕
本発明は、以上説明したように構成されているので、以
下に記載する効果を奏する。
選択エピタキシャル成長法Iζより形成したシート部上
に単結晶シリコン膜を形成すると共に、非晶質絶縁膜上
に多結晶シリコン膜を□形成したためシート部を形成し
た段階では、シート部の側面にファセット面が形成され
るが、その後の工程により、単結晶シリコン膜と多結晶
シリコン膜との境界tζはファセット面の形成が見られ
なくなり、露出面と絶縁膜との段差が1μm以上ある場
合であっても、従来のようなファセット面の形成を防止
することができ、L−8PE距離の拡大を図ることがで
き、大面積のSOI膜を得ることが可能となり、三次元
回路素子の作成技術として極めて有効である。
【図面の簡単な説明】
第1図及び第2図は本発明のSOI膜の形成方法の1実
施例を示し、第1図(a)〜(e)は形成工程を示す断
面図、第2図はライトエツチングにより顕在化したSO
I膜表面の電子顕微鏡写真、第3図(a)〜(、)は従
来例の形成工程を示す断面図、第4図は第8図の工程に
より形成したSOI膜の断面の電子゛顕微鏡写真である
。 (9)・・・St基板、QQ・・・5iOz膜、αD・
・・露出面、(財)・・・シート部、α4−c−8t膜
、Q61・・・p−8t膜、QQ・= a−8i層、α
η・・・c−8i層。 第 1511 (d)

Claims (1)

    【特許請求の範囲】
  1. (1)単結晶シリコン基板上に非晶質絶縁膜を形成し、
    前記絶縁膜の一部を除去して前記基板に露出面を形成し
    、選択エピタキシャル成長法により前記露出面上に単結
    晶シリコンのシート部を形成したのち、前記シート部上
    及び前記絶縁膜上に単結晶シリコン膜及び多結晶シリコ
    ン膜をそれぞれ形成し、前記単結晶シリコン膜及び前記
    多結晶シリコン膜の表面にシリコンイオンを注入し、前
    記単結晶シリコン膜の表層部及び前記多結晶シリコン膜
    の全部を非晶質化して非晶質シリコン層を形成し、前記
    非晶質シリコン層にリンを注入したのち、前記非晶質シ
    リコン層を固相エピタキシャル成長法により単結晶化す
    ることを特徴とするSOI膜の形成方法。
JP1067962A 1989-03-20 1989-03-20 Soi膜の形成方法 Expired - Fee Related JP2762103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1067962A JP2762103B2 (ja) 1989-03-20 1989-03-20 Soi膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1067962A JP2762103B2 (ja) 1989-03-20 1989-03-20 Soi膜の形成方法

Publications (2)

Publication Number Publication Date
JPH02246210A true JPH02246210A (ja) 1990-10-02
JP2762103B2 JP2762103B2 (ja) 1998-06-04

Family

ID=13360100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1067962A Expired - Fee Related JP2762103B2 (ja) 1989-03-20 1989-03-20 Soi膜の形成方法

Country Status (1)

Country Link
JP (1) JP2762103B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611061B1 (ko) * 2004-09-08 2006-08-10 삼성전자주식회사 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법
KR20190059253A (ko) * 2017-11-22 2019-05-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Soi 기판을 형성하기 위한 공정

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPS6248015A (ja) * 1985-08-28 1987-03-02 Sony Corp 半導体層の固相成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158879A (ja) * 1984-08-29 1986-03-26 Nec Corp シリコン薄膜結晶の製造方法
JPS6248015A (ja) * 1985-08-28 1987-03-02 Sony Corp 半導体層の固相成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611061B1 (ko) * 2004-09-08 2006-08-10 삼성전자주식회사 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법
KR20190059253A (ko) * 2017-11-22 2019-05-30 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Soi 기판을 형성하기 위한 공정
US11158534B2 (en) 2017-11-22 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. SOI substrate

Also Published As

Publication number Publication date
JP2762103B2 (ja) 1998-06-04

Similar Documents

Publication Publication Date Title
WO2002090625A1 (en) A method to produce germanium layers
US5363793A (en) Method for forming crystals
US20070228384A1 (en) Single-crystal layer on a dielectric layer
JPH02246210A (ja) Soi膜の形成方法
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
JP2010251523A (ja) 部分soiウェーハの製造方法
JP2647927B2 (ja) 選択的エピタキシャル成長方法
JPH04206932A (ja) 半導体装置及びその製造方法
JP2756320B2 (ja) 結晶の形成方法
JPH0964355A (ja) 半導体素子の製造方法
JPH0832037A (ja) 半導体基板の作製方法
JP2541456B2 (ja) 微細構造の作製方法
JP2762097B2 (ja) Soi膜の形成方法
JP2755653B2 (ja) Soi構造の形成方法
EP0455981A1 (en) Method of forming crystals
JP2771636B2 (ja) 選択的エピタキシャル成長方法
JPS5945996A (ja) 半導体の気相成長方法
JPH02105517A (ja) 半導体装置の製造方法
JPH02302024A (ja) 固相エピタキシャル成長方法
JPS59134819A (ja) 半導体基板の製造方法
JPH07183372A (ja) 半導体基板の作成方法
JPH0513327A (ja) 単結晶シリコン膜の形成方法
JP3541332B2 (ja) 半導体装置の製造方法
JP2727564B2 (ja) ヘテロエピタキシャル成長方法
JPH05335234A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees