JPH02246261A - コンデンサ構造とモノリシック電圧掛算器 - Google Patents

コンデンサ構造とモノリシック電圧掛算器

Info

Publication number
JPH02246261A
JPH02246261A JP2024308A JP2430890A JPH02246261A JP H02246261 A JPH02246261 A JP H02246261A JP 2024308 A JP2024308 A JP 2024308A JP 2430890 A JP2430890 A JP 2430890A JP H02246261 A JPH02246261 A JP H02246261A
Authority
JP
Japan
Prior art keywords
highly conductive
layer
conductive material
insulating layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2024308A
Other languages
English (en)
Other versions
JP2826149B2 (ja
Inventor
Martin J Alter
マーティン・ジェイ・オルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Micrel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micrel Inc filed Critical Micrel Inc
Publication of JPH02246261A publication Critical patent/JPH02246261A/ja
Application granted granted Critical
Publication of JP2826149B2 publication Critical patent/JP2826149B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野〉 本発明はコンデンサに関し、特に電圧掛算器または電圧
掛算器を必要とする回路に於て使用するのに適した多重
ポリシリコン層コンデンサに関する。
〈従来の技術〉 超小形電子技術の分野では、多くの場合に単一電圧例え
ば５ｖの外部電源のみを用いて超小形回路に必要な全て
の電力を供給する必要がある。更に、オンチップ電圧掛
算器回路を組み立てて、例えばより高い出力電流スルー
プットのためにＮＭＯＳトランジスタのゲートを駆動す
るべく外部電源電圧より高い電圧を供給し、または電気
的消去可能プログラム可能リードオンリメモリ（ＥＥＦ
ＲＯＭ）のために高い消去・書込み電圧を供給すること
が好ましい。
第１図は、集積回路に於て実行される代表的な倍電圧器
を示す概略回路図である。第１図の倍電圧器１０は、コ
ンデンサＣＩ、Ｃ２に接続された直列２線間の電圧を出
力として使用する。その他の倍電圧器１０回路の部分は
、互いに位相が１８０度異なりかつそれぞれ供給電圧Ｖ
ｃｃの振幅を有する方形波信号１２．１４が倍電圧器１
０の入力端子に印加されると、各コンデンサＣ１，Ｃ２
をそれぞれ供給電圧Ｖｃｃに充電する機能を有する。
従って、各信号１２．１４がそれぞれコンデンサＣ１、
Ｃ２を例えば５ｖのピーク供給電圧Ｖｃｃに充電するこ
とによって、両コンデンサＣ１、Ｃ２に接続された２線
間の電圧が信号１２．１４の振幅の約２倍、本実施例で
は１０ｖになる。３倍電圧器が必要な場合には、直列３
線に接続された各コンデンサを電源電圧に充電してコン
デンサ間に於ける電源電圧を約３倍にするために、位相
の異なる３つの信号が必要である。
従来の３倍電圧器構造では、第２図に示すように、高導
電拡散領域２４．２６の上にかつそれから絶縁して高導
電ポリシリコン層２０．２２を設けることによって、各
コンデンサが形成される。
第２図に於ては、ポリシリコン層２０．２２がコンデン
サＣｌＣ２の上側極板としての機能をもつのに対して、
拡散領域２４．２６が前記コンデンサの下側極板として
の機能をもつ。電極２８．３０．３２．３４が拡散領域
２４．２６及びポリシリコン層の上側極板２０，２２を
適当に結合している。より大きな増倍電圧が必要な場合
には、より多くのコンデンサが必要であり、その結果と
してより多くのスペースを使用して必要な数のコンデン
サを提供する必要がある。更に、各コンデンサは、拡散
領域と基板との間の寄生容量の影響を受ける。
ミャモト（Ｍｌｙａｍｏｔｏ）の特公昭５９−８９４５
０号公報には、基板内の拡散領域が第１コンデンサの下
側極板を形成する大容量の多層式コンデンサが示されて
いる。この拡散領域の上に絶縁層が形成され、かつその
上に第１ポリシリコン層が形成されて、第１コンデンサ
の上側極板及び第２コンデンサの上側極板を形成してい
る。第１ポリシリコン層の上にかつそれから絶縁して第
２ポリシリコン層が形成され、第２コンデンサの下側極
板及び第３コンデンサの下側極板を形成している。
第２ポリシリコン層の上にかつそれから絶縁して第３ポ
リシリコン層が形成され、第３コンデンサの上側極板及
び第４コンデンサの上側極板を形成している。第４ポリ
シリコン層は第４コンデンサの下側極板を形成する。拡
散領域、第２ポリシリコン層及び第４ポリシリコン層は
第１電極を介して一体的に結合され、かつ第１ポリシリ
コン層及び第３ポリシリコン層が第２電極を介して一体
的に結合されている。このように配列することによって
、並列に接続された４個のコンデンサと等価であって、
他の回路と接続するための端子が２個だけである大型コ
ンデンサが得られる。この型式のコンデンサを、電圧掛
算器回路に使用して第１図に於けるコンデンサＣ１、Ｃ
２を形成することは、これらコンデンサＣＩ、Ｃ２が直
列でなければならないので不可能である。
従来の電圧掛算器に於て、直列容量を形成するために多
重ポリシリコン層を使用している場合は無い。更に従来
技術では、積層構造を構成する各離散形コンデンサを形
成する際に多重ポリシリコン層を用いた例は見られない
。
［発明の構成］ く課題を解決するための手段及び作用〉本発明によれば
、各ポリシリコン層と導電拡散領域とが積層コンデンサ
の極板を形成する多層式ポリシリコン構造が形成される
。前記コンデンサの各極板に接触するように個々の電極
を使用することによって、前記コンデンサを電圧掛算器
回路に於て使用するための直列接続されたコンデンサと
して使用することができる。このコンデンサ構造では、
ダイ領域がコンデンサの積重ねによって保護される。
このような構造の別の利点は、寄生容量が導電拡散領域
と基板との間にのみ存在することである。
その上にある他のコンデンサは、各導電ポリシリコン層
が遮蔽板として機能するので寄生容量の影響を受けない
。
容量の大きさは、各導電性極板間の誘電層の厚さを調整
することによって、かつ／または極板の面積を調整する
ことによって容易に選択することができる。酸化物のみ
を誘電体として使用することができる。しかしながら、
窒化物を絶縁層として使用することによって、または窒
化物を酸化物と共に絶縁層として使用することによって
破壊電圧を高めることができる。例えば酸化物／窒化物
／酸化物のような複合誘電層を形成することが好ましい
場合がある。窒化物は二酸化珪素と比較して相当高い誘
電率を有するので、絶縁層に窒化物を使用することによ
って所定厚さの誘電体に対してより高い容量が得られる
。
これらのコンデンサを形成する方法の或る実施例では、
形成された各ポリシリコン極板がその下にある誘電体を
エツチングする際のマスクとして使用される。
〈実施例〉 第３図には、その中にＮ十拡散領域４２が形成されたＰ
−基板４０を備える本発明の実施例が示されている。Ｎ
十拡散領域４２は高導電率を有し、かつ図示されるよう
に第１コンデンサＣ１の下側極板として機能する。基板
４０及び高導電拡散領域４２は、必要に応じてそれぞれ
Ｎ−型及びＰ＋型とすることができる。Ｎ十領域４２の
上にはゲート酸化層４４が形成され、かつゲート酸化層
４４の上には窒化物（Ｓｉ３Ｎ４）層４６が形成されて
いる。
第１ポリシリコン層４８が窒化層４６の上に形成されて
、コンデンサＣ１の上側極板及びコンデンサＣ２の下側
極板を形成している。次に、酸化層５０がポリシリコン
層４８の上に形成され、かつ窒化層５２が酸化層５０の
上に形成されている。
次に、第２ポリシリコン層５４が窒化層５２の上に形成
されて、コンデンサＣ２の上側極板を形成している。フ
ィールド酸化層５６が上記構造の表面上に形成されてい
る。
フィールド酸化層５６にコンタクト孔をエツチングし、
かつ金属電極５８．６０．６２をそれぞれ拡散領域４２
、第１ポリシリコン層４８、及び第２ポリシリコン層５
４に接触するように形成する。
第１及び第２ポリシリコン層４８．５４は、ポリサイド
（金属化ポリシリコン）またはＴＩ　５ＴＩＷまたはＳ
Ｉ　Ｃｒのような金属の層として形成することができる
。
各極板の面積及び各極板間の誘電層の厚さを調整するこ
とによって、コンデンサＣ１、Ｃ２を次の式（１）に従
って必要に応じて調整することができる。
Ｃ−ＡＫε０／ｌ　　　　　　　　　　・・・　（１）
ここで、Ｃは容量、Ｃ０は空隙の誘電率（８，８５Ｘ　
１０’ｃｏｕ１２／　Ｎ２−ｍ２）　、Ｋは誘電率（Ｓ
１０２の場合３．９．８１３Ｎ４の場合７．０）、Ａは
極板面積、Ｐは誘電体の厚さである。
窒化物／酸化物積層の冗長性によって歩留りが改善され
、かつ窒化物が二酸化珪素より高い誘電率を有すること
から、窒化誘電層を用いることによって破壊電圧の増加
と共に、所定の誘電厚さに対する極板間の容量を高くす
ることができる。この破壊電圧の増加はより高電圧を適
用する際に非常に重要になる。
第３図示の構造は、例えば第１図示の電圧掛算器に使用
することができる。誘・電層及びポリシリコン層を追加
して形成しかつそれらに接点を設けて、多数の直列に接
続されたコンデンサを形成することができる。更に、ポ
リシリコン層を金属化段階に於て一体的に接続すること
によって、電圧掛算器回路に必要な様々な組合せからな
る直列または並列に接続されたコンデンサを形成するこ
とができる。
第３図示の別の特徴は、Ｎ十領域４２とＰ−基板４０と
の結合部に於ける空乏領域によってＮ＋領域４２とＰ−
基板４０との間にのみ寄生容量が存在することである。
従って、寄生容量は最小に保持される。
本発明の別の実施例に於ては、Ｎ十領域４２を排除する
ことによって、第１ポリシリコン層４８を第１コンデン
サの下側極板として機能させることができる。この場合
には、２つの積層されたコンデンサを形成するために、
第３ポリシリコン層を更に設ける必要がある。このよう
にして寄生容量を排除する。
本発明の更に別の実施例では、ポリシリコン層４８また
は５４を、遠隔拡散領域の上にくるようにかつそれから
絶縁されるように拡張させることによって電界シールド
として使用し、前記遠隔拡散領域に最も近い接続線に於
ける電圧によって生じる外部電界から拡散領域を保護す
ることができる。
第３図の積層コンデンサ構造を形成する１つの方法が第
４図乃至第６図に示されている。第４図に於て、Ｐ−基
板４０には砒素または燐のようなＮ型不純物を拡散即ち
注入してＮ十領域４２が形成される。マスク処理、エツ
チング及び拡散即ち注入のために多くの周知の工程が行
なわれる。或る実施例では、Ｎ十領域４２に必要な高導
電率を達成するために、Ｎ十領域４２に於ける不純物濃
度が約２Ｅ１９／ｃｍ３である。
第５図に於て、次に酸化技術または他の周知の方法によ
ってゲート酸化層４４をＮ十領域４２の上に約２００〜
８００人の厚さで形成する。このゲート酸化層４４は、
ＭＯＳ）ランジスタに於けるゲート酸化層として使用さ
れる他の基板上の部分に成長させたゲート酸化層と同一
の厚さである。
次に、窒化層（Ｓ１３Ｎ４　）４６を例えば減圧気相成
長法（ＣＶＤ）を用いてゲート酸化層４４の上に付着さ
せると、次に形成されるポリシリコン層とＮ十領域４２
との間に高い絶縁耐力及び高容量が得られる。所望の誘
電特性に応じて、窒化層４６は０〜１０００人の範囲内
の適当な厚さにすることができる。
次に、第１ポリシリコン層４８を従来の方法を用いて窒
化層４６の上に付着させかつエツチングし、所望の有効
極板面積を得る。次にブランケット（ｂｌａｎｋｅｔ　
）エツチング方法を用いて、ポリシリコン層４８をマス
クとして窒化層４６をエツチングする。
第１ポリシリコン層４８は、高い導電性を有するように
不純物濃度を充分高くしなければならない。第１ポリシ
リコン層４８のドーピングは、第１ポリシリコン層４８
を付着させる際にまたは付着させた後のいずれかに於て
周知の技術を用いて行われる。
第６図に於て、第５図示の構造の上に、例えば熱酸化技
術を用いて酸化層５０を成長させ、かつ酸化層５０の上
に例えば減圧ＣＶＤ法を用いて窒化層５２を付着させる
。酸化層５０及び窒化層５２の厚さは、第１ポリシリコ
ン層４８を第２ポリシリコン層５４から分離する誘電体
の所望の特性に応じて、ゲート酸化層４４及び窒化層４
６の厚さと同一であったり異なったりする。次に、第２
ポリシリコン層５４をウェハの表面上に付着させかつエ
ツチングして所望の有効極板面積を得る。
第２ポリシリコン層５４は、周知技術を用いて高不純物
濃度となるようにドーピングされる。前記ウェハの表面
をエツチングして、第２ポリシリコン層５４をマスクと
して窒化層５２を除去することによって、第２ポリシリ
コン層５４の下側の窒化層だけを残す。全ウェハ表面の
上にある窒化層５２を残すことが適当な場合があるが、
この場合にはこの追加層を通してコンタクト孔をエツチ
ングしなければならない。
第３図に示されるように、次にフィールド酸化層５６を
熱酸化技術を用いて前記ウェハの表面上に成長させ、か
つコンタクト孔をエツチングして必要に応じてＮ十領域
４２、第１ポリシリコン層４８及び第２ポリシリコン層
５４に接触し得るようにする。更に、前記コンタクト孔
を充填する電極５８．６０．６２を一般的な金属化方法
を用いて形成する。
本発明の更に別の実施例では、窒化珪素または二酸化珪
素のみによって第３図の構造に於けるポリシリコン層４
８．５４間及びＮ十領域４２と第１ポリシリコン層４８
との間に全誘電体が形成される。
本発明の積層コンデンサは２個のポリシリコン層に限定
されるものではなく、多数のポリシリコン層を有する積
層コンデンサを含むように拡大することができる。更に
、上述の実施例では酸化層の上に窒化層を設けた構造を
開示したが、所望の特性を有する他の誘電材料、合成物
またはサンドイッチ構造を使用することができる。
また、当業者にとって明かなように、本発明の技術的範
囲内に於て上述した実施例に様々な変形・変更を加える
ことができる。
【図面の簡単な説明】
第１図は、直列に組み合されたコンデンサを用いた電圧
掛算器を示す概略回路図である。 第２図は、従来の多層コンデンサ構造を示す断面図であ
る。 第３図は、本発明による積層コンデンサ構造の実施例を
示す断面図である。 第４図乃至第６図は、第３図示の実施例を形成する際の
各工程を示す断面図である。 １０・・・倍電圧器　　　１２．１４・・・信号２０．
２２・・・ポリシリコン層 ２４．２６・・・拡散領域 ２８．３０．３２．３４・・・電極 ４０・・・Ｐ−基板　　　４２・・・Ｎ十拡散領域４４
・・・ゲート酸化層　４６・・・窒化層４８・・・第１
ポリシリコン層 ５０・・・酸化層　　　　５２・・・窒化層５４・・・
第２ポリシリコン層 ５６・・・フィールド酸化層 ５８．６０．６２・・・金属電極 特　許　出　願　人　　マイクｌノル・インコーホレイ
テッド 代　　　理　　　人　　弁理士　大　島　陽　−ＦＩＧ
、２

Claims (19)

    【特許請求の範囲】
  1. （１）基板内に形成され、前記基板と逆の導電形式の高
    導電拡散領域と、 前記拡散領域の上に形成された第１絶縁層と、前記第１
    絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に形成された第２絶縁層と、 前記第２絶縁層の上に形成された第２高導電材料層と、 前記高導電拡散領域、前記第１高導電材料層及び前記第
    ２高導電材料層にそれぞれ接触する第１乃至第３電極と
    を備えることを特徴とするコンデンサ構造。
  2. （２）前記第１絶縁層が、ゲート酸化層と該ゲート酸化
    層の上に形成された窒化珪素層とからなることを特徴と
    する特許請求の範囲第１項に記載のコンデンサ構造。
  3. （３）前記第２絶縁層が、酸化層と該酸化層の上にある
    窒化珪素層とからなることを特徴とする特許請求の範囲
    第１項に記載のコンデンサ構造。
  4. （４）前記高導電材料がドーピングされたポリシリコン
    （Ｐｏｌｙｓｉｌｉｃｏｎ）であることを特徴とする特
    許請求の範囲第１項に記載のコンデンサ構造。
  5. （５）前記高導電材料が金属であることを特徴とする特
    許請求の範囲第１項に記載のコンデンサ構造。
  6. （６）前記高導電材料がポリサイド（Ｐｏｌｙｃｉｄｅ
    ）であることを特徴とする特許請求の範囲第１項に記載
    のコンデンサ構造。
  7. （７）基板内に形成され、前記基板と逆の導電形式の高
    導電拡散領域と、 前記拡散領域の上に形成された第１絶縁層と、前記第１
    絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、かつそれぞれに
    絶縁層とその上の高導電材料層とからなる複数の組合せ
    層と、 前記拡散領域、前記第１高導電材料層及び前記組合せ層
    内の前記各高導電材料層に接触しているが、前記各高導
    電材料層を組み合わせて一体的に結合させたりはしない
    電極とを備えることを特徴とするコンデンサ構造。
  8. （８）前記第１絶縁層が、ゲート酸化層と該ゲート酸化
    層の上に形成された窒化珪素層とからなることを特徴と
    する特許請求の範囲第７項に記載のコンデンサ構造。
  9. （９）前記組合せ層の前記各絶縁層が酸化層と該酸化層
    の上にある窒化珪素層とからなることを特徴とする特許
    請求の範囲第７項に記載のコンデンサ構造。
  10. （１０）少なくとも一つの前記絶縁層が酸化物／窒化物
    ／酸化物のサンドイッチ構造からなることを特徴とする
    特許請求の範囲第７項に記載のコンデンサ構造。
  11. （１１）前記高導電材料がドーピングされたポリシリコ
    ンであることを特徴とする特許請求の範囲第７項に記載
    のコンデンサ構造。
  12. （１２）前記高導電材料が金属であることを特徴とする
    特許請求の範囲第７項に記載のコンデンサ構造。
  13. （１３）前記高導電材料がポリサイドであることを特徴
    とする特許請求の範囲第７項に記載のコンデンサ構造。
  14. （１４）それぞれに上側極板と下側極板とを有するコン
    デンサを直列的に組み合わせた積層コンデンサを有し、
    前記各上側極板がそれに接触する電極を有し、かつ前記
    電極がいずれの前記上側極板と下側極板とをも一体的に
    結合せず、かつ 前記積層コンデンサの両端に於ける電圧がパワーサプラ
    イ電圧の多数倍になるように、前記積層コンデンサの前
    記各コンデンサを前記パワーサプライ電圧に充電する手
    段を有し、 前記積層コンデンサが、 基板内に形成され、前記基板と逆の導電形式の高導電拡
    散領域と、 前記拡散領域の上に形成された第１絶縁層と、前記第１
    絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、かつそれぞれに
    絶縁層とその上の高導電材料層とからなる複数の組合せ
    層とからなり、前記電極が前記拡散領域、前記第１高導
    電材料層及び前記組合せ層内の前記各高導電材料層に接
    触していることを特徴とするモノリシック電圧掛算器。
  15. （１５）それぞれに上側極板と下側極板とを有するコン
    デンサを直列的に組み合わせた積層コンデンサを有し、
    前記各上側極板がそれに接触する電極を有し、かつ所望
    の割合で電圧を供給し得るように前記電極が或る組み合
    わせの前記上側極板と前記下側極板と一体的に結合し、
    かつ 前記積層コンデンサの両端に於ける電圧がパワーサプラ
    イ電圧の多数倍になるように、前記積層コンデンサの前
    記各コンデンサを前記パワーサプライ電圧に充電する手
    段を有し、 前記積層コンデンサが、 基板内に形成され、前記基板と逆の導電形式の高導電拡
    散領域と、 前記拡散領域の上に形成された第１絶縁層と、前記第１
    絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、かつそれぞれに
    絶縁層とその上の高導電材料層とからなる複数の組合せ
    層とからなり、前記電極が前記拡散領域、前記第１高導
    電材料層及び前記組合せ層内の前記各高導電材料層に接
    触していることを特徴とするモノリシック電圧掛算器。
  16. （１６）それぞれに上側極板と下側極板とを有するコン
    デンサを直列的に組み合わせた積層コンデンサを有し、
    前記各上側極板がそれに接触する電極を有し、かつ前記
    電極がいずれの前記上側極板と下側極板とをも一体的に
    結合せず、かつ 前記積層コンデンサの両端に於ける電圧がパワーサプラ
    イ電圧の多数倍になるように、前記積層コンデンサの前
    記各コンデンサを前記パワーサプライ電圧に充電する手
    段を有し、 前記積層コンデンサが、 基板と、 前記基板の上に形成された第１絶縁層と、 前記第１絶縁層の上に形成された第１高導電材料層と、 前記第１高導電材料層の上に積層され、それぞれに絶縁
    層とその上の高導電材料層とからなる複数の組合せ層と
    を有し、かつ前記電極が前記第１高導電材料と前記組合
    せ層内の前記各高導電材料層とに接触していることを特
    徴とするモノリシック電圧掛算器。
  17. （１７）前記高導電材料がドーピングされたポリシリコ
    ンであることを特徴とする特許請求の範囲第１４項乃至
    第１６項のいずれかに記載のモノリシック電圧掛算器。
  18. （１８）前記高導電材料が金属であることを特徴とする
    特許請求の範囲第１４項乃至第１６項のいずれかに記載
    のモノリシック電圧掛算器。
  19. （１９）前記高導電材料がポリサイドであることを特徴
    とする特許請求の範囲第１４項乃至第１６項のいずれか
    に記載のモノリシック電圧掛算器。
JP2024308A 1989-02-03 1990-02-02 コンデンサ構造とモノリシック電圧掛算器 Expired - Fee Related JP2826149B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US306,375 1989-02-03
US07/306,375 US4914546A (en) 1989-02-03 1989-02-03 Stacked multi-polysilicon layer capacitor

Publications (2)

Publication Number Publication Date
JPH02246261A true JPH02246261A (ja) 1990-10-02
JP2826149B2 JP2826149B2 (ja) 1998-11-18

Family

ID=23185013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024308A Expired - Fee Related JP2826149B2 (ja) 1989-02-03 1990-02-02 コンデンサ構造とモノリシック電圧掛算器

Country Status (3)

Country Link
US (1) US4914546A (ja)
JP (1) JP2826149B2 (ja)
DE (1) DE4002037A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046284A (ja) * 2014-08-20 2016-04-04 キヤノン株式会社 半導体装置、固体撮像装置、および撮像システム

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02290050A (ja) * 1989-02-23 1990-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5281835A (en) * 1989-06-14 1994-01-25 Fujitsu Limited Semi-custom integrated circuit device
EP0412514A1 (en) * 1989-08-08 1991-02-13 Nec Corporation Capacitance device
JPH0389545A (ja) * 1989-08-31 1991-04-15 Sharp Corp 集積回路のためのキャパシタ
JP2912457B2 (ja) * 1991-02-01 1999-06-28 日本板硝子株式会社 薄膜コンデンサ
US5166858A (en) * 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
US5126916A (en) * 1991-12-20 1992-06-30 Industrial Technology Research Institute Stacked capacitor dram cell and method of fabricating
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
DE69317940T2 (de) * 1992-06-12 1998-11-26 Matsushita Electronics Corp., Takatsuki, Osaka Halbleiterbauelement mit Kondensator
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH0737996A (ja) * 1993-07-26 1995-02-07 Mitsubishi Electric Corp メモリセルにトランジスタを用いない半導体記憶装置およびその製造方法
US5377072A (en) * 1994-01-10 1994-12-27 Motorola Inc. Single metal-plate bypass capacitor
US5682060A (en) * 1995-02-16 1997-10-28 Texas Instruments Incorporated Process for manufacturing integrated circuit capacitors and resistors and the capacitors and resistors
US5739576A (en) * 1995-10-06 1998-04-14 Micron Technology, Inc. Integrated chip multilayer decoupling capacitors
DE69531349D1 (de) * 1995-10-31 2003-08-28 St Microelectronics Srl Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen
EP0772246B1 (en) * 1995-10-31 2005-10-12 STMicroelectronics S.r.l. Manufacturing process for high capacity capacitor
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US6198153B1 (en) * 1997-04-21 2001-03-06 Lsi Logic Corporation Capacitors with silicized polysilicon shielding in digital CMOS process
SE9801118D0 (sv) * 1998-03-30 1998-03-30 Astra Ab Electrical device
US6093616A (en) * 1998-05-11 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of manufacture of stacked gate MOS structure for multiple voltage power supply applications
US6034388A (en) * 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
US6157252A (en) * 1998-09-09 2000-12-05 The Engineering Consortium, Inc. Battery polarity insensitive integrated circuit amplifier
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6507063B2 (en) 2000-04-17 2003-01-14 International Business Machines Corporation Poly-poly/MOS capacitor having a gate encapsulating first electrode layer
US6440811B1 (en) * 2000-12-21 2002-08-27 International Business Machines Corporation Method of fabricating a poly-poly capacitor with a SiGe BiCMOS integration scheme
US6842327B1 (en) * 2003-08-05 2005-01-11 Impinj, Inc. High-voltage CMOS-compatible capacitors
KR20050051140A (ko) * 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
US7856209B1 (en) 2003-12-08 2010-12-21 Airtight Networks, Inc. Method and system for location estimation in wireless networks
US7536723B1 (en) 2004-02-11 2009-05-19 Airtight Networks, Inc. Automated method and system for monitoring local area computer networks for unauthorized wireless access
JP2005260163A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
JP2006228828A (ja) * 2005-02-15 2006-08-31 Seiko Npc Corp キャパシタを有する半導体装置
KR100700659B1 (ko) 2005-03-29 2007-03-27 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US20080185682A1 (en) * 2007-02-06 2008-08-07 Micrel, Inc. High Voltage Metal-On-Passivation Capacitor
JP2008257086A (ja) 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US20090128991A1 (en) * 2007-11-21 2009-05-21 Micron Technology, Inc. Methods and apparatuses for stacked capacitors for image sensors
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US9112060B2 (en) 2011-03-23 2015-08-18 Freescale Semiconductor, Inc. Low-leakage, high-capacitance capacitor structures and method of making
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
JP2014120615A (ja) 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびａ／ｄ変換器
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9859358B2 (en) * 2015-05-26 2018-01-02 Altera Corporation On-die capacitor (ODC) structure
TWI709248B (zh) * 2015-12-10 2020-11-01 聯華電子股份有限公司 電容及其製作方法
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
FR3080948B1 (fr) * 2018-05-02 2025-01-17 St Microelectronics Rousset Circuit integre comprenant un element capacitif, et procede de fabrication
US20220209750A1 (en) * 2020-12-29 2022-06-30 Texas Instruments Incorporated Quality factor of a parasitic capacitance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989450A (ja) * 1982-11-15 1984-05-23 Mitsubishi Electric Corp 半導体集積回路装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475964A (en) * 1979-02-20 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
JPS55124255A (en) * 1979-03-19 1980-09-25 Toshiba Corp Self-substrate bias circuit
JPS60105263A (ja) * 1983-11-14 1985-06-10 Toshiba Corp 半導体装置
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989450A (ja) * 1982-11-15 1984-05-23 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046284A (ja) * 2014-08-20 2016-04-04 キヤノン株式会社 半導体装置、固体撮像装置、および撮像システム

Also Published As

Publication number Publication date
JP2826149B2 (ja) 1998-11-18
DE4002037A1 (de) 1990-08-09
US4914546A (en) 1990-04-03

Similar Documents

Publication Publication Date Title
JPH02246261A (ja) コンデンサ構造とモノリシック電圧掛算器
US5541442A (en) Integrated compact capacitor-resistor/inductor configuration
US6146939A (en) Metal-polycrystalline silicon-N-well multiple layered capacitor
US5978206A (en) Stacked-fringe integrated circuit capacitors
US6297524B1 (en) Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6410954B1 (en) Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6069050A (en) Cross-coupled capacitors for improved voltage coefficient
US5939766A (en) High quality capacitor for sub-micrometer integrated circuits
US6015729A (en) Integrated chip multilayer decoupling capcitors
US20020047154A1 (en) Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US8785987B2 (en) IGFET device having an RF capability
US5813664A (en) Back-end capacitor with high unit capacitance
JPH0685168A (ja) キャパシタとその製造方法
JP2004228188A (ja) 半導体装置
US6188121B1 (en) High voltage capacitor
JP3019038B2 (ja) 半導体装置
JPH03257855A (ja) 半導体装置
JPH0590502A (ja) 半導体装置
JP3138288B2 (ja) 半導体装置
JPH01220856A (ja) 半導体装置
JPH06291276A (ja) 半導体メモリ及びその製造方法
JPH0529574A (ja) 半導体装置の製造方法
US20060263976A1 (en) Semiconductor device with capacitor structure for improving area utilization
JPS6190455A (ja) キヤパシタ
JPH0569315B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees