JPH02246476A - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は映像機器などの信号処理に適用される利得制御
回路に関するものである。

（従来の技術） 近年、映像機器などの信号処理に利得制御回路が利用さ
れている。

第５図は従来の利得制御回路の構成図であり。

１１は信号入力端、１２は信号出力端、１３は制御信号
入力端、（イ）は増幅器、（ホ）は制御回路、（す）は
水平同期分離回路、（ヌ）は垂直同期分に回路、（ル）
はデコーダ回路、（ヲ）はクロック発生器、（ニ）はゲ
ート回路である。

映像信号において１画面の明暗を調整して行うフェイド
効果等を得る場合、同期信号とクロマバースト信号を残
し、映像区間の信号を利得制御する。したがって、同期
信号とバースト信号とに利得制御を解除するゲートが必
要となる。そのゲート区間を基準クロックと水平同期信
号と垂直同期信号とデコーダとによって設定する。第６
図にＮＴＳＣのテレビ方式の場合の水平掃引区間のゲー
ト設定例を示す。クロックの周波数は１４．３１８１８
ＭＩ＆で、水平同期信号によりリセットされる。この例
は、カウント１２０によりゲートをリセットし、カウン
ト９０６でセットした例である。

（発明が解決しようとする課り 上記従来の構成では、高精度なりロック発生器と、大規
模なデコーダ回路が必要となる欠点があった・ すなわち、第６図に示すように、水晶発振器等によって
１４．３１８１８ＭＨｚのクロックを得なければならな
い。また、デコーダ回路においても、水平同期について
は、９１０のカウントが必要であり、垂直同期について
１フイールドにつき２３８８７５のカウントが必要であ
る。したがって、フエイド効果等の利得制御を行うには
、高精度なりロックと大規模なデコーダ回路によって制
御の時間幅を決定しなければならなかった。

本発明の目的は、従来の欠点を解消し、簡単な構成で正
確に動作する利得制御回路を提供することである。

（課題を解決するための手段） 本発明の利得制御回路は、同期信号の時間幅を伸張する
ためのパルス幅伸張回路を備えたものであり、また映像
信号より同期信号を抽出するための同期分離回路と、利
得を調整するための制御回路と、この制御回路の出力の
伝搬を指示するゲート回路と、このゲート回路の出力に
したがって、利得を制御される増幅器とを備えたもので
あり、さらに、パルス幅伸張回路を三角波発生器と波形
整形器と波形合成器とによって構成したものである。

（作　用） 上記構成によって、簡易な構成の利得制御回路を得るこ
とができる。

（実施例） 本発明の一実施例を第１図ないし第４図に基づいて説明
する。

第１図は本発明の利得制御回路の構成を示すものである
。同図において、（イ）は増幅器、（ロ）は同期分離回
路、（ハ）はパルス幅伸張回路、（ニ）はゲート回路、
（ホ）は制御回路、１は信号入力端、２は信号出力端で
あり、３は制御信号入力端である。

第２図は、第１図におけるパルス幅伸張回路（ハ）を三
角波発生器（へ）、波形整形器（ト）、および波形合成
器（チ）によって構成したものである。

第１図の信号入力端１より映像信号が入力され。

同期分離回路（ロ）により、ｂ点では映像信号の同期信
号を抽出する。パルス幅伸張回路（ハ）によって、同期
分離回路（ロ）で抽出された同期信号の時間幅をほぼ２
倍に伸ばす。制御信号入力端３より入力され、制御回路
（ホ）により変換された制御信号をゲート回路（ニ）で
パルス幅伸張回路（ハ）の出力信号に従いオンオフさせ
る。すなわち、伸張された同期イｎ号区間において、増
幅器は制御を解除されて作動する。また、その他の区間
において。

増幅器は制御回路の出力にしたがった利得で作動する。

次に、第２図により、パルス幅伸張回路について説明す
る。同期信号を三角波発生器（へ）により立下り時間、
立上り時間がほぼ等しい三角波に変換する。その三角波
を波形整形器（ト）により、パルス波に変換する。その
パルス波と同期信号を波形合成器（チ）により、伸張さ
れた同期信号を得ることができる。

第３図に本発明の具体的な回路例を示す、同図において
、トランジスタロ１〜Ｑ、、Ｑ、〜Ｑユ。、抵抗器Ｒ１
〜Ｒ３、電流源１１．Ｌ、電圧源Ｖ、は制御口ｖｔ（ホ
）を構成し、トランジスタＱ、、Ｑ、。

Ｑ　Ｉ　Ｌ〜Ｑ１１．抵抗器Ｒ４〜Ｒ７，電流源工、〜
工８、電圧源ｖ２は増幅器（イ）を構成し、トランジス
タＱ１４〜Ｑｔ０、抵抗器Ｒ８〜Ｒ１゜、電流源Ｉ、、
Ｉ、、電圧源Ｖ、は同期分離回路（ロ）を構成し、トラ
ンジスタＱｔ１〜０２ｇ、コンデンサＣ工は三角波発生
器（へ）を構成し、トランジスタＱ　２　ｓ〜Ｑ、。、
抵抗器Ｒ□１〜Ｒ１１、電流源Ｉ、、　Ｉ、は波形整形
器（ト）を構成し、トランジスタ０２ｇｌ　Ｑ１０、抵
抗器Ｒ１゜。

Ｒ□、は波形合成器（チ）とゲート回路（ニ）を構成し
ている。

ＮＴＳＣテレビジョン方式を例に、水平掃引区間でのゲ
ート区間を算出する。ＮＴＳＣテレビジョン方式におい
て、 水平同期信号区間：　　４．７６μｓｅｃ、バックポー
チ（水平同期信号の立上りから映像信号の始めまで）：
４．７６μｓｅｃ、クロマバースト信号（色の基準信号
の終りから映像信号の始めまで）：　　１．９６μｓｅ
ｃ、である。したがって、ゲート区間Ｔは、水平同期信
号の立上りより７．５６μｓｅｃから９．５２μｓｅｃ
までの間である。すなわち、 ７．５６＜　Ｔ　＜９．５２　Ｃｔｔ　５ｅｃｌ　　　
　　　−−（１）である。このゲート幅を水平同期信号
に同期して得れば、映像信号の利得制御が可能となる。

第３図の回路において決定されるゲート区間を計算する
。三角波の時間幅は同期信号の２倍である。波形整形器
（ト）のスレッショルドレベル、すなわち、トランジス
タＱ２９のベース電圧Ｂ１ｇと三角波の傾きｖ、Ｒによ
って、ゲートの立上るときが決定される。すなわち、 三角波の電圧Ｖ、１．は、 水平同期区間：ｖｏ、＝ｖ□、−ｖ□Ｔ・・・・・・（
２）パルス幅伸張区間：　Ｖｉｚｅ　＝　Ｖ＊−ｓ”Ｖ
ｖｓ＋（Ｔ−２Ｔ’＋ｇ）・・・・・・（３） 時間幅である。スレッショルドはトランジスタＱ２．の
ベース電圧Ｖ□、を求める。

また、トランジスタＱ。のエミッタ電圧は。

となる。

Ｖｍ＊＊＝Ｖ口、となるとき、Ｔは。

＋Ｖ□ｉｓ＋Ｖｖｉ（Ｔ　　２ＴＭ） 二二で、 Ｒ１，＝１にΩ Ｒ１□＋Ｒ□、＋Ｒ工、＝１０にΩ Ｔ、１　＝４．７６　μ５ｅｃ Ｖ　ｃｃ　”　５　、　ＯＶ Ｃ，＝１００ｐＦ Ｉｓ　＝５０μＡ　とすると、 Ｔ＝８．５２ｕｓｅｃとなり１条件（１）を満たし、映
像信号の利得制御が可能となる。また、垂直掃引区間に
おいて、等化信号、垂直同期信号に対しても、制掬が解
除されるので問題なく動作する。

このように、パルス幅を伸張することにより、簡単に映
像信号の利得制御が行える。

第４図にａ点〜ｈ点の信号波形の例を示す、ただし、第
３図のｄ点、ｅ点は電流波形で、他は電圧波形である。

（発明の効果） 本発明によれば、同期信号の時間幅を伸張することによ
り、簡易でかつ、小規模な構成で動作可能な利得制御回
路を実現することができ、その実用上の効果は大である
。

【図面の簡単な説明】

第１図、第２図は本発明の実施例における利得制御回路
の構成図、第３図は本発明の一実施例における利得制御
回路の回路図、第４図は同各点における信号波形図、第
５図は従来の利得制御回路の構成図、第６図は従来の利
得制御回路の各点における信号波形図である。 １　・・・信号入力端、２・・・信号出力端、３　・・
・制御信号入力、４・・・電源印加端。 （イ）・・・増幅器、（ロ）・・・同期分離回路、（ハ
）・・・パルス幅伸張回路、（ニ）・・・ゲート回路、
（ホ）・・・制御回路、（へ）・・・三角波発生器、（
ト）・・・波形整形器、（チ）・・・波形合成器。 特許出願人　松下電器産業株式会社 第 図 ａ 第 図

Claims (3)

【特許請求の範囲】
1. （１）同期信号の時間幅を伸張するためのパルス幅伸張
   回路を備えたことを特徴とする利得制御回路。
2. （２）映像信号より同期信号を抽出するための同期分離
   回路と、利得を調整するための制御回路と、前記制御回
   路の出力の伝搬を指示するゲート回路と、前記ゲート回
   路の出力にしたがって利得を制御される増幅器とを備え
   た請求項（１）記載の利得制御回路。
3. （３）パルス幅伸張回路が三角波発生器と波形整形器と
   波形合成器とによって構成された請求項（１）記載の利
   得制御回路。