JPH02246519A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、自己同期（セルフクロッキング）形のディ
ジタルデータからクロック信号を抽出する位相同期回路
に関する。

〔従来の技術〕

第２図は従来のこの種の位相同期回路の一例を示すブロ
ック図である。図において、位相同期ループ１は入力端
子２から入力されてくる自己同期形のディジタルデータ
Ｄからクロック信号ＣＫを抽出し出力端子３より取り出
すための回路であって、位相比較器４．直流増幅器５．
低減濾波器６および電圧制御発振器７によって構成され
ている。

そのうち、位相比較器４は入力端子２から入力されるデ
ィジタルデータＤの位相と電圧制御発振器７から出力さ
れるクロック信号ＣＫの位相とを比較し、その差分に相
当する信号を出力する回路であり、直流増幅器５はその
位相比較器４の出力を増幅するための回路である。低減
濾波器６は直流増幅器５の出力から高周波成分を除去す
るための回路であり、この低減濾波器６の出力は電圧制
御発振器７の制御電圧として与えられる。電圧制御発振
器７は低減濾波器６から与えられる制御電圧に応じた位
相１周波数のクロック信号ＣＫを出力する機能を持つ。

ラッチ回路８は、上記位相同期ループ１の電圧制御発振
器７から出力されるクロック信号ＣＫに同期して、入力
信号であるディジタルデータＤをラッチ（サンプリング
）し、入力信号を波形整形するための回路であり、波形
整形されたデータは出力端子９から取り出される。

上記位相同期回路の動作において、位相同期ループ１で
はその負帰還作用によって入力信号であるディジタルデ
ータＤに同期したクロック信号ＣＫが電圧制御発振器４
から出力され、そのクロック信号ＣＫに同期したタイミ
ングでディジタルデータＤがラッチ回路８によってラッ
チされ、それぞれ出力端子３，９から取り出される。

第３図は、この場合に人力されるディジタルデータＤ（
第３図（１））と、抽出されるクロック信号ＣＫ（第３
図（２））とを示す波形図である。このディジタルデー
タＤは、連続周期信号ではなく、その変化点にクロック
情報を含んでいるものであるから、上記した位相比較器
４には一般的に変化点検出機能が与えられている。また
、入力されるディジタルデータＤの周波数の変化範囲が
広い場合には、そのディジタルデータＤの周波数と電圧
制御発振器７から出力されるクロック信号ＣＫの周波数
とを比較する周波数比較機能も、併せて位相比較器４に
与えられるのが通例である。

〔発明が解決しようとする課題〕

しかしなから、上記した従来の位相同期回路においては
、ディジタルデータＤの周波数変化範囲および電圧制御
発振器７の発振周波数範囲が広い条件のもとでは、入力
されてくるディジタルデータＤに固定パターンが連続す
ると、位相同期ループ１が本来同期すべき周波数と異な
る周波数のクロック信号ＣＫを出力する誤同期の状態に
陥り、その状態から脱出できなくなる現象が生じるとい
う問題点があった。

第４図は、そのような現象の最も極端な場合の一例を示
す波形図であり、第４図（１）は固定パターンが連続し
た場合のディジタルデータＤの波形を示し、第４図（２
）は正常な同期状態でのクロック信号ＣＫＩ　（つまり
本来同期すべき周波数を持つクロック信号）の波形図を
示し、第４図（３）は誤同期の状態でのクロック信号Ｃ
Ｋ２の波形図を示す。

すなわち、成る周波数のクロック情報を含んだディジタ
ルデータＤに対して、位相同期ループ１は、その電圧制
御発振器７が前記酸る周波数のクロック信号ＣＫＩを出
力する状態に同期すべきところ、これと異なる周波数の
クロック信号ＣＫ２を出力する誤同期の状態に陥りゃす
い。

そこで、このような誤同期が生じるのを防止するために
、入力されるディジタルデータＤにスクランブルをかけ
たり、上述したように位相比較器４に周波数比較機能を
持たせるなどの対策が一般的に講じられている。

しかし、位相比較器４に周波数比較機能を持たせた場合
でも、入力されるディジタルデータＤの周波数と電圧制
御発振器７から出力されるクロック信号ＣＫの周波数と
が、整数対整数の関係をなす１に近い周波数比、例えば
１１対１２や１３対１４となってしまうと、ここで位相
同期ループ１は誤同期に陥ってしまう。なぜなら、上記
周波数比較機能の利得は、一般に周波数比が１に近い部
分では小さいからである。

この発明は、このような問題点を解消するためになされ
たもので、誤同期状態に陥った場合でも、その誤同期状
態から速やかに脱出して確実な同期動作を行うことので
きる位相同期回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る位相同期回路は、入力信号である自己同
期形のディジタルデータからクロック信号を抽出する位
相同期ループと、抽出されたクロック信号に同期して入
力信号をラッチして該入力信号を波形整形するラッチ回
路と、入力信号の有無を検出する検出手段と、ラッチ回
路の出力信号中に所定の同期パターンの存在しない状態
が一定時間継続したとき警報信号を出力する警報手段と
、検出手段が検出信号を出力し、かつ警報手段が警報信
号を出力するとき、位相同期ループに外乱信号を加えて
位相同期ループを誤同期状態から脱出させる外乱付加手
段とを設けたものである。

〔作用〕

この発明においては、位相同期ループが誤同期状態に陥
り、ラッチ回路の出力信号中に所定の同期パターンが存
在しない状態が一定時間継続すると、警報手段から警報
信号が出力される。その警報信号と検出手段から出力さ
れる検出信号（入力信号が有る限り出力される）とに基
づいて外乱付加手段から位相同期ループに外乱信号が加
えられ、これによって位相同期ループは誤同期状態から
速やかに脱出する。

〔実施例〕

第１図はこの発明による位相同期回路の一実施例を示す
ブロック図である。図において、位相同期ループ１は、
入力端子２から人力されてくる自己同期（セルフクロッ
キング）形のディジタルデータＤからクロック信号ＣＫ
を抽出し出力端子３より取り出すための回路であって、
位相／周波数比較器４ａ、直流増幅器５．低減濾波器６
および電圧制御発振器７によって構成されている。その
うち、位相／周波数比較器４ａは入力端子２から入力さ
れるディジタルデータＤの位相および周波数と電圧制御
発振器７から出力されるクロック信号ＣＫの位相および
周波数とを比較し、その差分に相当する信号を出力する
ための回路であり、直流増幅器５はその位相比較器４の
出力を増幅するための回路である。低減濾波器６は直流
増幅器５の出力から高周波成分を除去するための回路で
あり、この低減濾波器６の出力は電圧制御発振器７の制
御電圧として与えられる。電圧制御発振器７は低減濾波
器６から与えられる制御電圧に応じた位相および周波数
のクロック信号ＣＫを出力する機能を持つ。

ラッチ回路８は、上記位相同期ループ１の電圧制御発振
器７から出力されるクロック信号ＣＫに同期して、入力
信号であるディジタルデータＤをラッチ（サンプリング
）し、該入力信号を波形整形するための回路であり、波
形整形されたデータは出力端子９から取り出される。こ
のデータが例えばＣＤ（コンパクトディスク）のデータ
である場合、周知のように、データの所定周期ごとに予
め定められた形式の同期パターンが挿入されている。位
相同期ループ１が正常に同期している限り、ラッチ回路
８の出力中にはこの同期パターンが所定周期で現れるは
ずである。

ラッチ回路８の次段には、ラッチ回路８から出力される
データ中に上記の同期パターンが存在しない状態が予め
定められた時間継続すると警報信号を出力する警報手段
が設けられている。この警報手段は同期パターン検出回
路１０とタイマー１１とで構成され、同期パターン検出
回路１０はラッチ回路８から出力されるデータ中に存在
する同期パターンを検出し、またタイマー１１は同期パ
ターン検出回路１０から検出信号が出力されない状態が
一定時間継続すると警報信号を出力する。

また、検波回路１２は入力信号の有無、つまり入力端子
２にディジタルデータＤが入力されているか否かを検出
する検出手段であって、この検波回路１２の検出信号と
上記タイマー１１からの警報信号は次段のＡＮＤゲート
１３の２人力として与えられる。このＡＮＤゲート１３
の次段には、ＡＮＤゲート１３の出力を受けて例えば正
弦波。

三角波、ランダム雑音など上記位相同期ループ１に対し
て外乱となる信号を発生する信号発生回路１４が設けら
れており、この信号発生回路１４からの外乱信号は位相
同期ループ１に加えられる。

すなわち、位相同期ループ１の低減濾波器６と電圧制御
発振器７との間には加算回路１５が介挿されており、こ
の加算回路１５を介して信号発生回路１４からの外乱信
号が位相同期ループ１内に加えられる。つまり、ＡＮＤ
ゲート１３．信号発生回路１４および加算回路１５によ
って、検波回路１２の検出信号がありかつタイマー１１
がらの警報信号があるとき、位相同期ループ１に外乱信
号を加える外乱付加手段が構成されている。

次に上記位相同期回路の動作について説明する。

位相同期ループ１の位相／周波数比較器４ａでは、入力
端子２から入力されてくるディジタルデータＤの位相お
よび周波数と電圧制御発振器７から出力されるクロック
信号ＣＫの位相および周波数とが比較され、これらの間
の差分に相当する信号が位相比較器４から出力されて直
流増幅器５で増幅される。増幅された信号は次段の低減
濾波器６に送られ、ここでその高周波数成分が除去され
る。

低減濾波器６の出力は制御電圧として電圧制御発振、器
７に入力され、電圧制御発振器７からは制御電圧に応じ
た位相および周波数のクロック信号ＣＫが出力される。

このような負帰還制御動作によって通常は電圧制御発振
器７からディジタルデータＤに正しく同期したクロック
信号ＣＫが出力され、そのクロック信号ＣＫが出力端子
３から取り出される。一方、ラッチ回路８は、そのクロ
ック信号ＣＫに同期して入力信号であるディジタルデー
タＤをラッチして波形整形し、この波形整形されたデー
タ（その中にはディジタルデータＤの同期パターンが含
まれる）が出力端子９から取り出される。

これに対して、例えば入力されるディジタルデータＤに
おける固定パターンの連続により、位相同期ループ１が
誤同期の状態つまり電圧制御発振器７から本来の正しく
同期したときの周波数と異なる周波数のクロック信号Ｃ
Ｋが出力される状態に陥った場合、このときのクロック
信号ＣＫに同期してラッチ回路８によりラッチされ波形
整形されたデータ中には、正常同期時にみられる同期パ
ターンが存在せず、したがって次段の同期パターン検出
回路１０からは検出信号が出力されない。

検出信号が出力されない状態が一定時間継続すると、タ
イマー１１から警報信号が出力され、この信号がＡＮＤ
ゲート１３の一方入力として与えられる。一方、検波回
路１２ではこのとき入力端子２からディジタルデータＤ
が入力されていることを検出しており、その検出信号が
ＡＮＤゲート１３の他方入力として与えられる。これら
の２人力に応じてＡＮＤゲート１３からは、次段の信号
発生回路１４を起動する信号が出力され、これによって
信号発生回路１４から外乱信号が出力され、この外乱信
号は加算回路１５を介して位相同期ループ１に加えられ
る。ディジタルデータＤの固定パターンによる誤同期は
、正常な同期に比較して不安定であり、加算回路１５の
加算量を調節して適当な外乱を位相同期ループ１に加え
てやることにより、位相同期ループ１は容易に誤同期か
ら抜は出すことができる。このようにして、位相同期ル
ープ１は誤同期状態から脱出し、正しい同期状態に落ち
着く。

位相同期ループ１が正常な同期状態にあるときには、ラ
ッチ回路８で波形整形されるデータ中に同期パターンが
存在し、これを同期パターン検出回路１０が検出するた
め、タイマー１１から警報信号は出力されず、したがっ
て、位相同期ループ１に不必要な外乱信号が加えられる
ことはない。

また、入力端子２にディジタルデータＤが入力されない
ときには検波回路１２がこれを検出しないので、このと
きも位相同期ループ１に外乱信号が加えられることはな
い。

〔発明の効果〕

以上説明したように、この発明の位相同期回路によれば
、位相同期ループが誤同期状態に陥ったとき、これを検
出して位相同期ループに外乱信号を加え、位相同期ルー
プを誤同期状態から脱出させるように構成したので、誤
同期状態から速やかに脱出して確実な同期動作を行うこ
とができるという効果がある。

【図面の簡単な説明】

第１図はこの発明による位相同期回路の一実施例を示す
ブロック図、第２図は従来の位相同期回路を示すブロッ
ク図、第３図はその位相同期回路の正常な同期状態での
各信号を示す波形図、第４図はその位相同期回路の誤同
期状態での各信号を示す波形図である。 図において、１は位相同期ループ、１３はＡＮＤゲート
、１４は信号発生回路、１５は加算回路である。 なお、各図中同一符号は同一または相当部分を示す。 第 図

Claims (1)

【特許請求の範囲】
1. （１）入力信号である自己同期形のディジタルデータか
   らクロック信号を抽出する位相同期ループと、この位相
   同期ループが抽出するクロック信号に同期して前記入力
   信号をラッチして該入力を波形整形するラッチ回路とを
   含む位相同期回路において、 前記入力信号の有無を検出する検出手段と、前記ラッチ
   回路の出力信号中に所定の同期パターンの存在しない状
   態が一定時間継続したとき警報信号を出力する警報手段
   と、 前記検出手段が検出信号を出力し、かつ前記警報手段が
   警報信号を出力するとき、前記位相同期ループに外乱信
   号を加えて位相同期ループを誤同期状態から脱出させる
   外乱付加手段とを設けたことを特徴とする位相同期回路
   。