JPH02246561A - 通信装置間の障害検出方式 - Google Patents
通信装置間の障害検出方式Info
- Publication number
- JPH02246561A JPH02246561A JP1067856A JP6785689A JPH02246561A JP H02246561 A JPH02246561 A JP H02246561A JP 1067856 A JP1067856 A JP 1067856A JP 6785689 A JP6785689 A JP 6785689A JP H02246561 A JPH02246561 A JP H02246561A
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- communication
- failure detection
- interface cable
- communication devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、インタフェースケーブルを介してデータ通信
を行なう通信装置間の障害検出方式に関する。
を行なう通信装置間の障害検出方式に関する。
［従来の技術］
第３図は従来の通信装置間の障害検出方式を説明するた
めのブロック図であるが、この第３図において、１Ａ、
１Ｂは通信装置で、これらの通信装置１Ａ、１Ｂはイン
タフェースケーブル２を介してデータ通信を行なうよう
になっている。
めのブロック図であるが、この第３図において、１Ａ、
１Ｂは通信装置で、これらの通信装置１Ａ、１Ｂはイン
タフェースケーブル２を介してデータ通信を行なうよう
になっている。
また、各通信装置１Ａ、１Ｂは１通信制御部３Ａ、３Ｂ
、障害検出部４Ａ、４Ｂ、電源６Ａ、６Ｂをそなえてい
る。
、障害検出部４Ａ、４Ｂ、電源６Ａ、６Ｂをそなえてい
る。
ここで、通信制御部３Ａ、３Ｂはデータ通信を行なう主
要部で、これらの通信制御部３Ａ、３Ｂ間はデータバス
２０を介して接続されている。
要部で、これらの通信制御部３Ａ、３Ｂ間はデータバス
２０を介して接続されている。
また、障害検出部４Ａ、４Ｂはケーブル抜け（インタフ
ェースケーブル２のケーブル障害）を検出するもので、
通信装置１Ａの障害検出部４Ａ、はインタフェースケー
ブル２の信号線２１を介して通信装置１Ｂのアース部に
接続され、通信装置１Ｂの障害検出部４Ｂはインタフェ
ースケーブル２の信号線２２を介して通信装置１Ａのア
ース部に接続されている。なお、各障害検出部４Ａ、４
Ｂの入力部近傍には、プルアップ抵抗５Ａ、５Ｂが接続
されている。
ェースケーブル２のケーブル障害）を検出するもので、
通信装置１Ａの障害検出部４Ａ、はインタフェースケー
ブル２の信号線２１を介して通信装置１Ｂのアース部に
接続され、通信装置１Ｂの障害検出部４Ｂはインタフェ
ースケーブル２の信号線２２を介して通信装置１Ａのア
ース部に接続されている。なお、各障害検出部４Ａ、４
Ｂの入力部近傍には、プルアップ抵抗５Ａ、５Ｂが接続
されている。
また、電源６Ａ、６Ｂは通信装置１Ａ、１Ｂの各所へ電
力を供給するためのものである。
力を供給するためのものである。
なお、通信装置１Ａ、１８間には、信号グランド線２３
が介装されている。ここで、信号グランド線２３は、信
号リターン線および基準電位を各通信装置！１Ａ、１Ｂ
へ与えるためのグランド線である。
が介装されている。ここで、信号グランド線２３は、信
号リターン線および基準電位を各通信装置！１Ａ、１Ｂ
へ与えるためのグランド線である。
このような構成により、インタフェースケーブル２が正
常な場合は、各通信装置１Ａ、１Ｂ内の障害検出部４Ａ
、４Ｂへは、それぞれ対応する通信装置１Ｂ、１Ａから
のアースレベル信号（ローレベル信号）が入力されてい
る。
常な場合は、各通信装置１Ａ、１Ｂ内の障害検出部４Ａ
、４Ｂへは、それぞれ対応する通信装置１Ｂ、１Ａから
のアースレベル信号（ローレベル信号）が入力されてい
る。
しかし、インタフェースケーブル２にケーブル抜は等の
障害が発生すると、対応する通信装置からアースレベル
信号が供給されなくなるため、障害検出部４Ａ、４Ｂに
は、プルアップ抵抗５Ａ。
障害が発生すると、対応する通信装置からアースレベル
信号が供給されなくなるため、障害検出部４Ａ、４Ｂに
は、プルアップ抵抗５Ａ。
５Ｂからの信号（ハイレベル信号）が入力され、これに
より上記のケーブル障害を検出することができる。
より上記のケーブル障害を検出することができる。
［発明が解決しようとする課題］
しかしながら、このような従来の通信装置間の障害検出
方式では、もし対応する通信装置１Ｂ。
方式では、もし対応する通信装置１Ｂ。
１Ａの電源６Ｂ、６Ａが断状態になると、この場合も障
害検出部４Ａ、４Ｂにはアースレベル信号が入力される
ので、障害検出部４Ａ、４Ｂは対応する通信装置１Ｂ、
１Ａが正常であるとみなし。
害検出部４Ａ、４Ｂにはアースレベル信号が入力される
ので、障害検出部４Ａ、４Ｂは対応する通信装置１Ｂ、
１Ａが正常であるとみなし。
これにより通信装置１Ａ、１Ｂ間において、データ通信
開始のための起動動作を行なってしまうという問題点が
ある。
開始のための起動動作を行なってしまうという問題点が
ある。
本発明は、このような問題点に鑑みなされたもので、イ
ンタフェースケーブルでの障害はもちろんのこと、対応
する通信装置での電源断状態をも検出できるようにした
１通信装置間の障害検出方式を提供することを目的とし
ている。
ンタフェースケーブルでの障害はもちろんのこと、対応
する通信装置での電源断状態をも検出できるようにした
１通信装置間の障害検出方式を提供することを目的とし
ている。
［課題を解決するための手段］
第１図は本発明の原理ブロック図である。
この第１図において、１Ａ、１Ｂは通信装置で、これら
の通信装置１Ａ、１Ｂはインタフェースケーブル２を介
してデータ通信を行なうようになっている。
の通信装置１Ａ、１Ｂはインタフェースケーブル２を介
してデータ通信を行なうようになっている。
また、これら通信装置１Ａ、１Ｂのうちの一方の通信装
置１Ａには、入力部にプルアップ抵抗５Ａを有する障害
検出部４Ａが設けられるとともに、他方の通信装置１Ｂ
には、障害検出部４Ａにインタフェースケーブル２内の
信号線２１を介して接続された論理回路７Ｂが設けられ
ている。
置１Ａには、入力部にプルアップ抵抗５Ａを有する障害
検出部４Ａが設けられるとともに、他方の通信装置１Ｂ
には、障害検出部４Ａにインタフェースケーブル２内の
信号線２１を介して接続された論理回路７Ｂが設けられ
ている。
ここで、論理回路７Ｂは、通信装置１Ｂの電源６Ｂが正
常な状態でローレベル出力を出す一方。
常な状態でローレベル出力を出す一方。
通信装置１Ｂの電源断によりハイインピーダンス状態と
なる論理回路として構成されている。
なる論理回路として構成されている。
［作 用］
上述の本発明の通信装置間の障害検出方式では。
インタフェースケーブル２が正常な場合は、通信装置１
Ａ内の障害検出部４Ｂへは、対応する通信装置１Ｂ（こ
の場合、この通信装置１Ｂの電源７Ｂは正常であるとす
る）の論理回路７Ｂからのローレベル信号が入力されて
いる。
Ａ内の障害検出部４Ｂへは、対応する通信装置１Ｂ（こ
の場合、この通信装置１Ｂの電源７Ｂは正常であるとす
る）の論理回路７Ｂからのローレベル信号が入力されて
いる。
しかし、インタフェースケーブル２にケーブル抜は等の
障害が発生すると、対応する通信装置１Ｂの論理回路７
Ｂからローレベル信号が供給されなくなるため、障害検
出部４Ａには、プルアップ抵抗５Ａからのハイレベル信
号が入力され、これにより障害検出部４Ａはインタフェ
ースケーブル２が正常な場合とは異なった状態を検出す
る。その結果、上記のケーブル障害を検出することがで
きる。
障害が発生すると、対応する通信装置１Ｂの論理回路７
Ｂからローレベル信号が供給されなくなるため、障害検
出部４Ａには、プルアップ抵抗５Ａからのハイレベル信
号が入力され、これにより障害検出部４Ａはインタフェ
ースケーブル２が正常な場合とは異なった状態を検出す
る。その結果、上記のケーブル障害を検出することがで
きる。
さらに１通信装置１Ｂの電源６Ｂが断状態になると、論
理回路７Ｂはハイインピーダンス状態となるので、障害
検出部４Ａには、プルアップ抵抗５Ａからのハイレベル
信号が入力され、これによリインタフエースケーブル２
が正常な場合とは異なった状態を検出する。その結果、
上記のケーブル抜けと同様の状態となり、障害を検出で
きる。
理回路７Ｂはハイインピーダンス状態となるので、障害
検出部４Ａには、プルアップ抵抗５Ａからのハイレベル
信号が入力され、これによリインタフエースケーブル２
が正常な場合とは異なった状態を検出する。その結果、
上記のケーブル抜けと同様の状態となり、障害を検出で
きる。
［実施例］
以下、図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例を示すブロック図で、この第
２図において、１Ａ、１Ｂは通信装置で、これらの通信
装置１Ａ、１Ｂはインタフェースケーブル２を介してデ
ータ通信を行なうようになっているが、各通信装置１Ａ
、１Ｂは、通信制御部３Ａ、３Ｂ、障害検出部４Ａ、４
Ｂ、電源６Ａ。
２図において、１Ａ、１Ｂは通信装置で、これらの通信
装置１Ａ、１Ｂはインタフェースケーブル２を介してデ
ータ通信を行なうようになっているが、各通信装置１Ａ
、１Ｂは、通信制御部３Ａ、３Ｂ、障害検出部４Ａ、４
Ｂ、電源６Ａ。
６Ｂのほかに、論理回路７Ａ、７Ｂをそなえている。
ここで、通信制御部３Ａ、３Ｂはデータ通信を行なう主
要部で、これらの通信制御部３Ａ、３Ｂ間はデータバス
２０を介して接続されている。
要部で、これらの通信制御部３Ａ、３Ｂ間はデータバス
２０を介して接続されている。
また、障害検出部４Ａ、４Ｂはケーブル抜け（インタフ
ェースケーブル２のケーブル障害）や相手の通信装！！
１Ｂ、ＬＡの電源６Ｂ、６Ａの断状態を検出するもので
、通信装置１Ａの障害検出部４Ａはインタフェースケー
ブル２の信号線２１を介して通信装置１Ｂの論理回路７
Ｂに接続され、通信装置１Ｂの障害検出部４Ｂはインタ
フェースケーブル２の信号線２２を介して通信装置１Ａ
の論理回路７Ｂに接続されている。なお、各障害検出部
４Ａ、４Ｂの入力部近傍には、プルアップ抵抗５Ａ、５
Ｂが接続されている。
ェースケーブル２のケーブル障害）や相手の通信装！！
１Ｂ、ＬＡの電源６Ｂ、６Ａの断状態を検出するもので
、通信装置１Ａの障害検出部４Ａはインタフェースケー
ブル２の信号線２１を介して通信装置１Ｂの論理回路７
Ｂに接続され、通信装置１Ｂの障害検出部４Ｂはインタ
フェースケーブル２の信号線２２を介して通信装置１Ａ
の論理回路７Ｂに接続されている。なお、各障害検出部
４Ａ、４Ｂの入力部近傍には、プルアップ抵抗５Ａ、５
Ｂが接続されている。
ここで、論理回路７Ａ、７Ｂは、相手側の通信装置１Ｂ
、ＬＡの電源７Ｂ、７Ａが正常な状態でローレベル出力
を出す一方、相手側の通信装！１Ｂ、１Ａの電源断によ
りハイインピーダンス状態となる論理回路であるが、・
このために論理回路７Ａ、７Ｂはトライステート制御端
付きドライブ素子７１Ａ、７１Ｂで構成されている。な
お、これらの論理回路７Ａ、７ＢはＩＣ化されたものが
使用される。
、ＬＡの電源７Ｂ、７Ａが正常な状態でローレベル出力
を出す一方、相手側の通信装！１Ｂ、１Ａの電源断によ
りハイインピーダンス状態となる論理回路であるが、・
このために論理回路７Ａ、７Ｂはトライステート制御端
付きドライブ素子７１Ａ、７１Ｂで構成されている。な
お、これらの論理回路７Ａ、７ＢはＩＣ化されたものが
使用される。
上述の構成により、インタフェースケーブル２が正常な
場合は１通信装置１Ａ、１Ｂ内の障害検出部４Ａ、４Ｂ
へは、対応する通信装置１Ｂ、４Ａ（この場合、この通
信装置１Ｂ、ＬＡの電源７Ｂ、７Ｂは正常であるとする
）の論理回路７Ｂ。
場合は１通信装置１Ａ、１Ｂ内の障害検出部４Ａ、４Ｂ
へは、対応する通信装置１Ｂ、４Ａ（この場合、この通
信装置１Ｂ、ＬＡの電源７Ｂ、７Ｂは正常であるとする
）の論理回路７Ｂ。
７Ａからのローレベル信号が入力されている。
しかし、インタフェースケーブル２にケーブル抜は等の
障害が発生すると、対応する通信装置１Ｂ、 １Ａの論
理回路７Ｂ、７Ａからローレベル信号が供給されなくな
るため、障害検出部４Ａ、４Ｂには、プルアップ抵抗５
Ａ、５Ｂからのハイレベル信号が入力され、これにより
障害検出部４Ａ。
障害が発生すると、対応する通信装置１Ｂ、 １Ａの論
理回路７Ｂ、７Ａからローレベル信号が供給されなくな
るため、障害検出部４Ａ、４Ｂには、プルアップ抵抗５
Ａ、５Ｂからのハイレベル信号が入力され、これにより
障害検出部４Ａ。
４Ｂはインタフェースケーブル２が正常な場合とは異な
った状態を検出する。その結果、上記のケーブル障害を
検出することができる。
った状態を検出する。その結果、上記のケーブル障害を
検出することができる。
さらに、通信装置１Ｂ、ＬＡの電源６Ｂ、６Ａが断状態
になると、論理回路７Ｂ、７Ａはハイインピーダンス状
態となるので、障害検出部４Ａ。
になると、論理回路７Ｂ、７Ａはハイインピーダンス状
態となるので、障害検出部４Ａ。
４Ｂには、プルアップ抵抗５Ａ、５Ｂからのハイレベル
信号が入力され、これによりインタフェースケーブル２
が正常な場合とは異なった状態を検出する。その結果、
上記のケーブル抜けと同様の状態となり、障害を検出で
きる。
信号が入力され、これによりインタフェースケーブル２
が正常な場合とは異なった状態を検出する。その結果、
上記のケーブル抜けと同様の状態となり、障害を検出で
きる。
このようにして、インタフェースケーブルでの障害はも
ちろんのこと、対応する通信装置での電源断状態をも検
出できるので、相手側の通信装置１Ｂ、１Ａの電源が断
状態になっても、障害検出部４Ａ、４Ｂは対応する通信
製！！１Ｂ、 １Ａが正常であるとみなすことがなくな
り、これにより通信装置１Ａ、１Ｂがこの状態でデータ
通信を開始してしまうことがなくなる。その結果、不要
なデータ通信起動を事前に防止することができる。
ちろんのこと、対応する通信装置での電源断状態をも検
出できるので、相手側の通信装置１Ｂ、１Ａの電源が断
状態になっても、障害検出部４Ａ、４Ｂは対応する通信
製！！１Ｂ、 １Ａが正常であるとみなすことがなくな
り、これにより通信装置１Ａ、１Ｂがこの状態でデータ
通信を開始してしまうことがなくなる。その結果、不要
なデータ通信起動を事前に防止することができる。
また、論理回路７Ａ、７Ｂとしてトライステート制御端
付きドライブ素子のような回路規模の小さいものを使用
できるので、部品数や回路規模を増大させることもなく
、しかも構造の複雑化も招かない。
付きドライブ素子のような回路規模の小さいものを使用
できるので、部品数や回路規模を増大させることもなく
、しかも構造の複雑化も招かない。
なお、この実施例においても、通信装置Ｅ１Ａ。
１８間には、信号リターン線および基準電位を各通信装
置１Ａ、１Ｂへ与えるためのグランド線としての信号グ
ランド線２３が介装されている。
置１Ａ、１Ｂへ与えるためのグランド線としての信号グ
ランド線２３が介装されている。
また、原理的には、いずれか一方の通信装置１Ａ又は１
Ｂに障害検出部４Ａ又は４Ｂを設け、他方の通信装置１
Ｂ又は１Ａに論理回路７Ｂ又は７Ａを設けるだけでもよ
い。
Ｂに障害検出部４Ａ又は４Ｂを設け、他方の通信装置１
Ｂ又は１Ａに論理回路７Ｂ又は７Ａを設けるだけでもよ
い。
［発明の効果］
以上詳述したように５本発明の通信装置間の障害検出方
式によれば、一方の通信装置における障害検出部に、イ
ンタフェースケーブルを介して、他方の通信装置に設け
られこの通信装置の電源が正常な状態でローレベル出力
を出すと共にこの通信装置の電源断によりハイインピー
ダンス状態となる論理回路を接続しているので、インタ
フェースケーブルでの障害はもちろんのこと、対応する
通信装置での電源断状態をも検出できるという利点があ
る。
式によれば、一方の通信装置における障害検出部に、イ
ンタフェースケーブルを介して、他方の通信装置に設け
られこの通信装置の電源が正常な状態でローレベル出力
を出すと共にこの通信装置の電源断によりハイインピー
ダンス状態となる論理回路を接続しているので、インタ
フェースケーブルでの障害はもちろんのこと、対応する
通信装置での電源断状態をも検出できるという利点があ
る。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示すブロック図、第３図は
従来例を示すブロック図である。 図において。 １Ａ、１Ｂは通信装置、 ２はインタフェースケーブル、 ３Ａ、３Ｂは通信制御部、 ４Ａ、４Ｂは障害検出部、 ５Ａ、５Ｂはプルアップ抵抗。 ６Ａ、６Ｂは電源。 ７Ａ、７Ｂは論理回路。 ２０はデータバス、 ２１．２２は信号線、 ７１Ａ、７１Ｂはトライステート制御端付きドライブ素
子である。 １Ａ １日−一一逢信ＩＥｔ ２−一一インヴフェースケーフフレ ５Ａ−−７ルア７７か−Ｖ− ６Ｂ −−−ＱＬ源 ７Ｂ −一輪理回路 ２０−−−７−タバス ２１−−−イぎ号ト碌 本発明の原理アロン４因 第 １ 図 １Ａ、１８ ＝ ２浬１イ８十ぐＪシ ２−一一インクフェースケー刀し ５Ａ、５Ｂ −＝ ７ルアシブ ６Ａ，６Ｂ−１１２代 ７Ａ，７Ｂ−論理回路 ７１Ａ，７１日−一スリーステート嘗１着障り付きドブ
イア弄トド２０−〒２５バス ２１、２２−信号１来 ２３−ｍ−信号γうント°線 本１！明バーＩＦａＬｆｌｔ溜１７℃１り図１Ａ，１日
ー２！Ｌ侶挾置 ２−一一インヴフエースケーアル ５Ａ，５日−−−フフレアｌプ七５１−６Ａ，６Ｂ −
ＩＩ源 ２０−−−データバス ２１、２２−−一発号練 ２３−−−４号り）ンド線 従来１？ｌ＋と示すブロック図
従来例を示すブロック図である。 図において。 １Ａ、１Ｂは通信装置、 ２はインタフェースケーブル、 ３Ａ、３Ｂは通信制御部、 ４Ａ、４Ｂは障害検出部、 ５Ａ、５Ｂはプルアップ抵抗。 ６Ａ、６Ｂは電源。 ７Ａ、７Ｂは論理回路。 ２０はデータバス、 ２１．２２は信号線、 ７１Ａ、７１Ｂはトライステート制御端付きドライブ素
子である。 １Ａ １日−一一逢信ＩＥｔ ２−一一インヴフェースケーフフレ ５Ａ−−７ルア７７か−Ｖ− ６Ｂ −−−ＱＬ源 ７Ｂ −一輪理回路 ２０−−−７−タバス ２１−−−イぎ号ト碌 本発明の原理アロン４因 第 １ 図 １Ａ、１８ ＝ ２浬１イ８十ぐＪシ ２−一一インクフェースケー刀し ５Ａ、５Ｂ −＝ ７ルアシブ ６Ａ，６Ｂ−１１２代 ７Ａ，７Ｂ−論理回路 ７１Ａ，７１日−一スリーステート嘗１着障り付きドブ
イア弄トド２０−〒２５バス ２１、２２−信号１来 ２３−ｍ−信号γうント°線 本１！明バーＩＦａＬｆｌｔ溜１７℃１り図１Ａ，１日
ー２！Ｌ侶挾置 ２−一一インヴフエースケーアル ５Ａ，５日−−−フフレアｌプ七５１−６Ａ，６Ｂ −
ＩＩ源 ２０−−−データバス ２１、２２−−一発号練 ２３−−−４号り）ンド線 従来１？ｌ＋と示すブロック図
Claims (1)
- 【特許請求の範囲】 インタフェースケーブル（２）を介してデータ通信を行
なう一対の通信装置（１Ａ、１Ｂ）をそなえ、該一対の
通信装置（１Ａ、１Ｂ）のうちの一方の通信装置（１Ａ
）に、障害検出部（４Ａ）が設けられるとともに、 該一対の通信装置（１Ａ、１Ｂ）のうちの他方の通信装
置（１Ｂ）に、該障害検出部（４Ａ）に該インタフェー
スケーブル（２）内の信号線（２１）を介して接続され
た論理回路（７Ｂ）が設けられ、 該論理回路（７Ｂ）が、通信装置（１Ｂ）の電源が正常
な状態でローレベル出力を出す一方、通信装置（１Ｂ）
の電源断によりハイインピーダンス状態となる論理回路
として構成されていることを 特徴とする、通信装置間の障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6785689A JPH0785562B2 (ja) | 1989-03-20 | 1989-03-20 | 通信装置間の障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6785689A JPH0785562B2 (ja) | 1989-03-20 | 1989-03-20 | 通信装置間の障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246561A true JPH02246561A (ja) | 1990-10-02 |
| JPH0785562B2 JPH0785562B2 (ja) | 1995-09-13 |
Family
ID=13357009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6785689A Expired - Fee Related JPH0785562B2 (ja) | 1989-03-20 | 1989-03-20 | 通信装置間の障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785562B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128629A (ja) * | 2002-09-30 | 2004-04-22 | Nec Engineering Ltd | 信号伝送回路 |
| US6943410B2 (en) | 2001-06-12 | 2005-09-13 | Fuji Electric Holdings Co., Ltd. | High power vertical semiconductor device |
| JP2009116659A (ja) * | 2007-11-07 | 2009-05-28 | Fuji Xerox Co Ltd | 情報処理装置及びユーザ認証プログラム |
| JP2009246652A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電源状態通知方法及び電源状態通知回路 |
| JP2012168963A (ja) * | 2012-04-02 | 2012-09-06 | Fuji Xerox Co Ltd | 情報処理装置及びユーザ認証プログラム |
| US8341716B2 (en) | 2007-11-07 | 2012-12-25 | Fuji Xerox Co., Ltd. | Information processing device, information processing method, and storage media storing user certification program |
-
1989
- 1989-03-20 JP JP6785689A patent/JPH0785562B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943410B2 (en) | 2001-06-12 | 2005-09-13 | Fuji Electric Holdings Co., Ltd. | High power vertical semiconductor device |
| JP2004128629A (ja) * | 2002-09-30 | 2004-04-22 | Nec Engineering Ltd | 信号伝送回路 |
| JP2009116659A (ja) * | 2007-11-07 | 2009-05-28 | Fuji Xerox Co Ltd | 情報処理装置及びユーザ認証プログラム |
| US8341716B2 (en) | 2007-11-07 | 2012-12-25 | Fuji Xerox Co., Ltd. | Information processing device, information processing method, and storage media storing user certification program |
| JP2009246652A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電源状態通知方法及び電源状態通知回路 |
| JP2012168963A (ja) * | 2012-04-02 | 2012-09-06 | Fuji Xerox Co Ltd | 情報処理装置及びユーザ認証プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0785562B2 (ja) | 1995-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03187169A (ja) | Ｉｃカードの接続装置 | |
| US6061806A (en) | Method and apparatus for maintaining automatic termination of a bus in the event of a host failure | |
| JPH0785562B2 (ja) | 通信装置間の障害検出方式 | |
| JP2830486B2 (ja) | 通信装置 | |
| JPH07240969A (ja) | 車載用電子機器通信装置 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH04143817A (ja) | 活性交換可能な交換モジュール | |
| JPS6319098A (ja) | 線路異常監視システム | |
| JPH01211876A (ja) | 基板の接続構造 | |
| JP3241055B2 (ja) | 遠隔電源制御システム | |
| JPS5946865A (ja) | コネクタケ−ブルの誤接続防止方式 | |
| JP3769986B2 (ja) | 電子システム | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JP2611432B2 (ja) | 駆動回路に対するバイアス供給方法 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPH02239581A (ja) | 接続検出方法 | |
| CN118092129A (zh) | 一种冗余控制装置及方法 | |
| JPS60134924A (ja) | オプシヨンユニツト接続方式 | |
| JPS645339B2 (ja) | ||
| JPH0411433A (ja) | 信号入出力装置 | |
| JP2603869Y2 (ja) | バスライン装置 | |
| JPH044486A (ja) | Ｉｃメモリカード処理装置 | |
| JPH06295214A (ja) | システム・バス装置 | |
| JP2685761B2 (ja) | 接続ケーブル | |
| JPS6136625B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |