JPH04143817A - 活性交換可能な交換モジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 電源投入状態での活性交換を可能にする活性交換可能な
交換モジュールに関し、 活性交換時とシステムの″Ｅｉｔｆｉ投入／切断時との
双方で、搭載する電子回路素子に対して正確なりセット
処理を実行することを目的とし、電子機器から供給され
て、電１機器の電源投入時には電源が不確定の間リセッ
ト信号送出を指示し、電源切断時には電源が不確定とな
る前にリセット信号送出を指示する信号を受信する受信
手段を備えて、受信手段の受信信号がｔｉｆｆｌよりも
時間的に遅くモジュールに供給されるよう構成させて、
その受信手段の受信する指示信号の有無とその指示内容
に従ってリセット処理を指示していくよう構成し、また
、電子機器から供給される電源電圧と一般信号との間に
時間差を与えて、リセット手段に対して、活性追加時に
は、遅れて供給される一般信号を受け取るまでの間リセ
ット信号送出を指示し、活性削除時には、先に切断され
る一般信号の供給が切断されるときからリセット信号送
出を指示する信号を生成する生成手段を備えて、受信手
段の受信信号と生成手段の生成信号との論理和に従って
リセット処理を指示していくよう構成する。

（産業上の利用分野〕 本発明は、電子機器に装着されて、電子機器の［源投入
状態での活性交換（追加／削除）を可能にする活性交換
可能な交換モジュールに関し、特に、交換モジュールの
活性交換時とシステムの電源投入／切断時との双方で、
搭載する電子回路素子に対して正確なリセット処理を実
行するようにする活性交換可能な交換モジュールに関す
るものである。

電子計算機により構成される情報処理装置等の電子機器
が故障した場合、これまでは、電子機器の運転を一時停
止させて故障したプリント配線基板等のモジュールを交
換していく方法を採っていた。しかるに、この方法では
、モジュールの交換作業中の間、電子機器の運転が停止
されてしまうことになるという問題点があった。そこで
、このようなことを背景にして、電子機器の電源を切断
せず電子機器の運転も継続したままで、故障したモジュ
ールを削除する活性削除と、新たなモジュールを追加す
る活性追加を実現する活性交換の技術が広まってきた。

この活性交換は、モジュールから見ると、モジュール単
体のｔｔｉ、投入／切断を行うことに他ならないので、
電源電圧が不確定となる間は、搭載するフリップフロッ
プ等の論理回路の初期設定を実行していくとともに、外
部インタフェース信号の遮断や不揮発性メモリの書込禁
止等を含むリセット処理を実行していく必要がある。す
なわち、活性追加時あるいは活性削除時の電源電圧が正
規の値に達していない状態では、モジュール内部の論理
回路の正規の動作は保証できないので、初期設定により
その動作を停止させていくとともに、モジュールの外部
インタフェース信号を遮断して、装着元の電子機器側に
悪影響を与えないようにしなければならないし、また、
モジュールにＥＥＰＲＯＭやバッテリハックアンプされ
たＲＡＭ等の不揮発性メモリが搭載されている場合には
、その記憶内容が破壊されないように、−時的に書き込
みを禁止していく処理が必要となるのである。

電子機器に装着されるモジュールの活性交換を実現する
ためには、このような搭載される電子回路素子に対して
のリセット処理を正確に実行できるようにする必要があ
る。

（従来の技術］ 第６図に、活性交換を可能とする従来の交換モジュール
の回路構成を図示する０図中、２０は活性交換を可能と
する交換モジュール、２１は交換モジュール２０を実装
するための電子機器側のコ享りタである。この図に示す
ように、交換モジュール２０とコネクタ２１との接続点
は、電源電圧Ｖ　ｃｃ及びグランドＧＮＤのビンが他の
一般信号のピンより長く設計されることで、活性追加時
には、ｉａｓ＋・グランドの後に一般信号が接続され、
活性削除時には、−ｉ信号の後に電源・グランドが切り
離される構成が採られている。このような接続ソーケン
スを採るように構成するのは、交換モジュール２０内部
の論理回路素子の保ｉＩ　（ＣＭＯ３等の回路素子は、
電源・グランドの電位が正規の値に確定する以前に入力
電圧が印加されると破壊される危険性がある）を図ると
ともに、交換モジュール２０内部の電ｉｔ圧が未確定な
ために生ずる不安定な出力信号を他のモジュールに伝達
しないようにするためである。

交換モジュール２０は、活性交換を可能とするために、
コンパレータ回路２２を備えている。このコンパレータ
回路２２は、交換モジュール２０内の電源電圧Ｖ　ｃｃ
の抵抗Ｒ，，Ｒ，による分割電圧が、「一端子Ｊに接続
されるツェナーダイオード２３のオン電圧よりも小さい
ときにＬＯＷレベルを出力するとともに、大きいときに
ＨＩＧＨレベルを出力することで、電源電圧Ｖ　ｃｃが
交換モジュール２０内の電子回路素子の正常動作を規定
する電圧値よりも低いときには、交換モジュール２０に
搭載されるフリップフロップ回路２４や、外部インタフ
ェース信号の出力のために備えられるドライバ２５や、
ＥＥＰＲＯＭ２６等の不揮発性メモリに対してリセット
処理を実行してい（ことになる。

すなわち、活性追加時には、最初に、を源・グランドピ
ンが接続され、次に、一般信号ピンが接続される。この
ようにして、電源電圧が供給されることで、交換モジュ
ール２０内の電源電圧が上昇してくるときに、コンパレ
ータ回路２２は、交換モジュール２０内の電源電圧が電
子回路素子の正常動作を規定する電圧値よりも低いこと
を検出するときには、ＬＯＷレベルのリセット信号（Ｒ
ＥＳＥＴ信号）を出力することで、交換モジュール２０
に搭載されるフリップフロップ回路２４のクリア端子に
クリア信号を入力させてフリップフロップ回路２４の動
作を停止させ、トライステートタイプ等のドライバ２５
にディスイネーブル信号を送出することで、外部インタ
フェース信号の送出を遮断させ、ＡＮＤゲート２７を介
してＥＥＰＲＯＭ２６にデイスライドイネーブル信号を
送出することで、ＥＥＰＲＯＭ２６への書き込みを禁止
させてリセット処理を実行する。そして、コンパレータ
回路２２は、交換モジュール２０内の！＃電圧が電子回
路素子の正常動作を規定する電圧値に達することを検出
すると、ＨＩＧＨレベルのリセット信号を出力すること
で、このリセット処理を解除して正規の動作処理に入る
よう処理することになる、なお、図中、２８は電子機器
からの信号を受信するレシーバである。

一方、活性削除時には、最初に、一般信号ピンが切り離
され、次に、電源・グランドビンが切り離される。この
ようにして、電源電圧の供給が停止されることで、交換
モジュール２０内の電源電圧が下降してくるときに、コ
ンパレータ回路２２は、交換モジュール２０内の電源電
圧が電子回路素子の正常動作を規定する電圧値よりも低
（なることを検出すると、ＬＯＷレベルのリセット信号
を出力することで、フリップフロップ回路２４やドライ
バ２５やＥＥＰＲＯＭ２６に対して上述のリセット処理
を実行する。

そして、このコンパレータ回路２２は、電子機器本体の
電源投入時にも、活性追加時と同様のリセット処理を実
行することで、電子機器本体の電源投入時に、必要な交
換モジュール２０の電子回路素子に対してのリセット処
理を実行するとともに、電子機器本体の電源切断時にも
、活性削除時と同様のリセット処理を実行することで、
電子機器本体の電源切断時に、必要な交換モジュール２
０の電子回路素子に対してのリセット処理を実行するよ
う動作する。

〔発明が解決しようとする課題〕

確かに、従来の交換モジュール２０では、コンパレータ
回路２２を備えるだけで、交換モジュール２０の活性追
加／活性削除時に必要とされるリセット処理と、電子機
器本体の電源の投入／切断時に必要とされるリセット処
理との双方を行うことが可能になるという利点がある。

しかしながら、その反面、電＃電圧をアナログ的に比較
してリセット処理の実行を指示していく方式であるため
に、比較的高い精度のコンパレータ回路２２を用意しな
ければならないという問題点があるとともに、ノイズや
経年変化に弱く高い精度でもってリセット処理を実行で
きないという問題点がある。

例えば、交換モジュール２０上の電子回路素子の許容１
ｉｒ！Ｉｔ圧精度が５％で、電子機器本体の供給するｔ
ａｉ！圧の精度が４％の場合には、コンノくレータ回路
２２は、１％の精度でもって電源電圧の比較処理を実行
しなければならないことになる。

そして、このような高精度でもって電源電圧の比較処理
を実行しなければならないことから、従来の交換モジュ
ール２０では、交換モジュール２０の活性追加／活性削
除時に必要とされるリセット処理と、電子機器本体の電
源の投入／切断時に必要とされるリセット処理とが、電
源電圧に印加されるノイズやコンパレータ回路２２のま
わりの電子回路素子の経年変化により正確に実行できな
いという問題点があった。そして、実際の運用中の動作
時にあっても、このノイズや経年変化により、誤ったリ
セット処理を実行してしまうことが起こるという問題点
もあったのである。

本発明はかかる事情に鑑みてなされたものであって、交
換モジュールの活性交換時とシステムの電源投入／切断
時とにおいて、搭載する電子回路素子に対して正確なリ
セット処理を実行できるようにする新たな活性交換可能
な交換モジュールの提供を目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。ここで、第１図（
ａ）は、請求項（１）に記載の本発明の原理構成図、第
１図（ｂ）は、請求項（２）に記載の本発明の原理構成
図である。

図中、１は本発明により構成される交換モジュールであ
って、活性交換を可能とするモジュールであるもの、２
は交換モジュール１を装着する電子機器側のコネクタで
あって、交換モジュール１と接続するもの、３は交換モ
ジュール１に搭載される電子回路素子であって、フリッ
プフロップ回路やドライバや不揮発性メモリ等の電子回
路素子であるものである。

４は第１図（ａ）の本発明を構成するリセット手段であ
って、電子回路素子３に対してリセット信号を送出する
ことで電子回路素子３のリセット処理を実行するもの、
５は第１図（ｂ）の本発明を構成するリセット手段であ
って、電子回路素子３に対してリセット信号を送出する
ことで電子回路素子３のリセット処理を実行するもので
ある。

６は受信手段であって、コネクタ２側から交換モジュー
ル１に供給されて、リセット手段４，５に対して、電子
機器の電源投入時には電源電圧が不確定の間リセット信
号の送出を指示し、電子機器の電源切断時には電源電圧
が不確定となる前にリセット信号の送出を指示する第１
のリセット指示信号を受信するものである。この受信手
段６により受信される第１のリセット指示信号は、電源
電圧信号よりも時間的に遅く交換モジュール１に供給さ
れるよう構成される。

７は生成手段であって、コネクタ２側から供給される電
源電圧と一般信号の接続に時間差を与えて、リセット手
段４に対して、交換モジュール１の活性追加時には、遅
れて供給される一般信号を受け取るまでの間リセット信
号の送出を指示し、交換モジュール１の活性削除時には
、先に切断される一般信号の供給が切断されるときから
リセット信号の送出を指示する第２のリセット指示信号
を生成するものである。

第１図（ａ）のリセット手段４は、受信手段６の受信す
る第１のリセット指示信号か、生成手段７の生成する第
２のリセット指示信号のいずれか一方がリセット信号の
送出を指示するときに、リセット信号を送出するよう処
理する。そして、第１図（ｂ）のリセット手段５は、受
信手段６の受信する第１のリセット指示信号に従ってリ
セット信号を送出するとともに、受信手段６が第１のリ
セット指示信号を受信しないときにもリセット信号を送
出していくよう処理する。

〔作用〕

第１図（ａ）に示す本発明では、生成手段７は、例えば
コネクタ２から与えられる電源電圧信号を２つの長さの
異なる電源ビンと一般信号ピンで受け取ることにより時
間差を持つ信号を生成して、活性追加時には、この遅れ
て供給される電源電圧信号を受け取るまでの間は、リセ
ット手段４に対してリセット信号の送出を指示して、電
子回路素子３をリセットさせてその動作を停止させる。

そして、活性削除時には、この生成する時間差を持つ電
源電圧信号に従って、先に切断される電源電圧信号の供
給が切断されるときから、リセット手段４に対してリセ
ット信号の送出を指示して、電子回路素子３をリセット
させてその動作を停止させる。

一方、受信手段６は、電子機器の電源投入時には、受信
する第１のリセット指示信号に従って、交換モジュール
１内に供給される電源電圧のレベルが不確定の間は、リ
セット手段４に対してリセット信号の送出を指示して、
電子回路素子３をリセットさせてその動作を停止させて
いく、そして、電子機器の電源切断時には、受信する第
１のリセット指示信号に従って、交換モジュール１内に
供給される電源電圧が不確定となる前に、リセット手段
４に対してリセット信号の送出を指示して、電子回路素
子３をリセットさせてその動作を停止させていく。

このように、第１図（ａ）の本発明では、従来のように
アナログレベルの電圧比較を実行するコンパレータ回路
を用いることなく、活性交換時と電子機器の電源投入／
切断時との双方で、搭載する電子回路素子３に対して正
確なリセット処理を実行できるようになる。そして、こ
のリセット処理により、電子回路素子３として備えられ
る外部インタフェース信号の出力を制御するドライバの
出力処理が停止され、また、電子回路素子３として不揮
発性記憶素子を備える場合には、その不揮発性記憶素子
への書込処理が禁止されるので、電子機器の処理機能に
対して悪影響を与えることを確実に防ぐことができるこ
とになる。

第１図（ｂ）に示す本発明では、リセット手段５は、活
性追加時には、交換モジュール１に電源供給の開始され
る時点では、受信手段６が第１のリセット指示信号を受
信していないことに対応して、電子回路素子３にリセッ
ト信号を送出してい（ことでその動作を停止させていく
とともに、コネクタ２と接続することで受信手段６が第
１のリセット指示信号を受信する時点になると、リセッ
ト信号の送出を指示していないその第１のリセット指示
信号に従って、電子回路素子３へのリセット信号を解除
する。そして、活性削除時には、交換モジュール１への
電源供給が切断される前に、コネクタ２と切り離される
ことで受信手段６が第１のリセット指示信号を受信しな
くなることに対応して、電子回路素子３にリセット信号
を送出していくことでその動作を停止させていく。

一方、受信手段６は、電子機器のｉｌｌｌｌ待人時、受
信する第１のリセット指示信号に従って、交換モジュー
ル１内に供給される電源電圧のレベルが不確定の間は、
リセット手段５に対してリセット信号の送出を指示して
、電子回路素子３をリセットさせてその動作を停止させ
ていく。そして、電子機器の電源切断時には、受信する
第１のリセット指示信号に従って、交換モジュール１内
に供給される電源電圧が不確定となる前に、リセット手
段５に対してリセット信号の送出を指示して、電子回路
素子３をリセットさせてその動作を停止させる。

このように、第１図（ｂ）の本発明では、従来のように
アナログレベルの電圧比較を実行するコンパレータ回路
を用いることなく、活性交換時と電子機器の電源投入／
切断時との双方で、搭載する電子回路素子３に対して正
確なリセット処理を実行できるようになる。そして、こ
のリセット処理により、第１図（ａ）の本発明と同様に
、電子機器の処理機能に対して悪影響を与えることを確
実に防ぐことができることになるのである。

（実施例〕 以下、実施例に従って本発明の詳細な説明する。

第２図に、本発明の〜実施例を図示する。図中、第６図
で説明したものと同じものについては同一の記号で示し
である。１０は本発明により構成される活性交換を可能
とする交換モジュールであり、１１はこの交換モジュー
ル１０と接続する電子機器側のコネクタである。

第６図の従来技術と比較すれば明らかなように、この実
施例では、コネクタ１１が、電源電圧Ｖ　ｃｃを２つに
分岐させて交換モジュールｌＯに供給する構成を採ると
ともに、電子機器側の発生する電源確定状態信号（ＰＲ
ＤＹ信号）を交換モジュール１０に供給する構成を採る
ものである。この新たに交換モジュール１０に供給され
ることになるｉｔ電源確定状態信号、電子機器の電源投
入時には電源電圧が不確定の間ＬＯＷレベルを表示する
とともに、電子機器の電源切断時には電源電圧が不確定
となる前にＬＯＷレベルを表示する制御信号であって、
従来から電子機器本体の制御用に用いられていた制御信
号である。

一方、交換モジュール１０は、この分岐して供給される
２つの１ｉ源電圧Ｖ　ｃｃの一方を一般信号ビンより長
い電源ビンで受け取り、他方を一般信号ビンで受け取る
よう構成するとともに、新たに供給される電源確定状態
信号を一般信号ピンで受け取るよう構成する。更に、電
源ピンで受け取る電源電圧Ｖ　ｃ　ｃとグランドとの間
に、第１の抵抗１２と第１のダイオード１３と第２の抵
抗１４とからなる直列接続回路を接続して、この第１の
ダイオード１３と第２の抵抗１４との中点に、一般信号
ビンで受け取る電源電圧■。を接続する構成を採るとと
もに、この第１の抵抗１２と第１のダイオード１３との
中点とグランドとの間に、第２のダイオード１５と第３
の抵抗１６とからなる直列接続回路を接続して、この第
２のダイオード１５と第３の抵抗１６との中点に、一般
信号ピンで受け取る電源確定状態信号を接続する構成を
採るものである。

そして、この第１の抵抗１２と第１のダイオード１３と
の中点であるＡ点（第１の抵抗１２と第２のダイオード
１５との中点でもある）の信号レベルに従って、交換モ
ジュール１０内の電源電圧Ｖ　ｃｃが低いときには、フ
リップフロップ回路２４やドライバ２５やＡＮＤゲート
２７に対してＬＯＷレベルのリセット信号（ＲＥＳＥＴ
信号）を与えていくことで、フリップフロップ回路２４
の動作を停止させ、ドライバ２５からの外部インタフェ
ース信号の送出を遮断させ、ＥＥＰＲＯＭ２６への書込
禁止を指示していくというリセット処理を実行していく
構成を採ることになる。

次に、第３図及び第４図に示すタイムチャートを参照し
つつ、このように構成される第２図の実施例の動作処理
について説明する。

交換モジュール１０の活性追加時には、最初に、電源・
グランドビンが接続され、第３図のタイムチャートの■
に示すように、交換モジュール１０内の電源電圧が正規
の値であるＶ　ｃｃまで上昇する。

このとき、一般信号ピンは未接続状態にあることから、
第１及び第２のダイオードＬ　３．１５のカソード電位
は、それぞれ第２の抵抗１４、第３の抵抗１６を介して
グランドレベルにセットされることで、第１及び第２の
ダイオード１３．１５は両方ともオン状態になる。これ
によりＡ点の電圧レベルがＬＯＷレベルにセットされる
ことで、フリップフロ７１回路２４の動作を停止させ、
ドライバ２５からの外部インタフェース信号の送出を遮
断させ、ＥＥＰＲＯＭ２６への書き込みを禁止させてい
くことでリセット処理を実行していく。

そして、続いて、一般信号ピンが接続されると、第１の
ダイオード１３のカソードに電源電圧■。

が印加されるとともに、第２のダイオード１５のカソー
ドにｔｉｎ定状態信号のＨＩＧＨレベルが印加されるこ
とで、第１及び第２のダイオード１３．１５がオフ状態
に転じ、Ａ点の電圧レベルがＨｌ（、Ｈレベルにセット
されることで、リセット信号がＨＩＧＨレベルにセット
（第３図のタイムチャートの■）されてリセット処理が
解除されて活性追加処理を完了する。

交換モジュール１０の活性削除時には、最初に、一般信
号ピンの接続が切断され、第１及び第２のダイオード１
３．１５のカソード電位は、それぞれ第２の抵抗１４、
第３の抵抗１６を介してグランドレベルにセットされる
ことで、第１及び第２のダイオード１３．１５は両方と
もオン状態になる。これによりＡ点の電圧レベルがＬＯ
Ｗレベルにセットされることで、リセット信号がＬＯＷ
レベルにセット（第３図のタイムチャートの■）されて
リセット処理が実行され、その後、電源・グランドピン
の接続が切断されることで、第３図のタイムチャートの
■に示すように交換モジュール１０への電源電圧供給が
停止されて活性削除処理を完了する。

一方、交換モジュール１０が接続されているときに、第
４図のタイムチャート■に示すように電子機器側で電源
が投入されると、交換モジュール１０内の電源電圧が正
規の値であるＶ　ｃｃまで上昇する。この１！源投入時
点では、一般信号ピンから与えられる電源確定状態信号
はＬＯＷレベルを表示することから、第２のダイオード
１５はオン状態になる。これによりＡ点の電圧レベルが
ＬＯＷレベルにセットされることで、リセット信号がＬ
ＯＷレベルにセットされてリセット処理を実行する。そ
して、続いて、電源確定状態信号がＨＩＧＨレベルを表
示（第４図のタイムチャートの■）することになること
から、第２のダイオード１５０カソードにそのＨＩＧＨ
レベルが印加されることで、第２のダイオード１５がオ
フ状態に転じ、Ａ点の電圧レベルがＨＩＧＨレベルにセ
ットされることで、リセット信号がＨＩＧＨレベルにセ
ット（第４図のタイムチャートの■）されてそのリセッ
ト処理を完了する。

交換モジュール１０が接続されでいるときに、電子機器
側で電源が切断されると、第４図のタイムチャート■に
示すように、その切断に先立って一般信号ピンから与え
られる電源確定状態信号がＬＯＷレベルを表示すること
から、第２のダイオード１５がオン状態に転する。これ
によりＡ点の電圧レベルがＬＯＷレベルにセットされる
ことで、リセット信号がＬＯＷレベルにセント（第４図
のタイムチャートの■）されてリセット処理が実行され
、その後、第４図のタイムチャート■に示すように、１
ｌｔｓ電圧■。０が切断されることで処理を終了する。

この第２図の実施例では、第１のダイオード１３のカソ
ード電位をＨｌレベルに設定するための信号として、一
般信号ビンに接続されるｔｉｔ圧を用いるもので開示し
たが、電源電圧を用いないで構成することも可能である
。

次に、第５図に示す本発明の他の一実施例について説明
する。図中、第２図及び第６図で説明したものと同じも
のについては同一の記号で示してある。

この実施例でも、第２図の実施例と同様に、コネクタ１
１が、電子機器側の発生する電源確定状態信号（ＰＲＤ
Ｙ信号）を交換モジュール１０に供給する構成を採るも
のである。一方、交換モジュール１０は、新たに供給さ
れる電源確定状態信号を一般信号ピンと同じ長さの信号
ピンで受け取るとともに、その受け取った電源確定状態
信号とグランドとの間に第４の抵抗１７を接続して、こ
の電源確定状態信号と第４の抵抗１７との接続点である
Ｂ点の信号レベルに従って、交換モジュール１０内の電
源電圧■。が低くなるときには、フリップフロップ回路
２４やドライバ２５やＡＮＤゲート２７に対してＬＯＷ
レベルのリセット信号を与えていくことで、リセット処
理を実行していく構成を採ることになる。

次に、第３図及び第４図に示すタイムチャートを参照し
つつ、このように構成される第５図の実施例の動作処理
について説明する。

交換モジュール１０の活性追加時には、最初に、電源・
グランドピンが接続され、第３図のタイムチャートの■
に示すように、交換モジュール１０内のａ：ｓｔ圧が正
規の値であるＶ　ｃｃまで上昇する。

このとき、一般信号ピンは未接続状態にあることから、
Ｂ点の電圧レベルがグランドレベルにセントされること
で、フリップフロップ回路２４の動作を停止させ、ドラ
イバ２５からの外部インタフェース信号の送出を遮断さ
せ、ＥＥＰＲＯＭ２６への書き込みを禁止させてい（こ
とでリセット処理を実行していく、そして、続いて、一
般信号ビンが接続されると、ＨＩＧ）（レベルにある電
源確定状態信号によりＢ点の電圧レベルが）ｉｌＧ）（
レベルにセットされることで、リセット信号がＨＩＧＨ
レベルにセット（第３図のタイムチャートの■）されて
リセット処理が解除されて活性追加処理を完了する。

交換モジュール１０の活性削除時には、最初に、一般信
号ビンの接続が切断され、これによりＢ点の電圧レベル
がグランドレベルにセットされることで、リセット信号
がＬＯＷレベルにセット（第３図のタイムチャートの■
）されてリセット処理が実行され、その後、ｔ−ａ・グ
ランドピンの接続が切断されることで、第３図のタイム
チャートの■に示すように交換モジュール１０への電源
電圧供給が停止されて活性削除処理を完了する。

一方、交換モジュール１０が接続されているときに、第
４図のタイムチャート■に示すように電子機器側で電源
が投入されると、交換モジュール１０内の電源電圧が正
規の値であるＶ　ｃｃまで上昇する。この電源投入時点
では、一般信号ピンから与えられる電源確定状態信号は
ＬＯＷレベルを表示することから、Ｂ点の電圧レベルが
ＬＯＷレベルにセットされることで、リセット信号がＬ
ＯＷレベルにセットされてリセット処理を実行する。

そして、続いて、電源確定状態信号がＨＩＧＨレベルを
表示（第４図のタイムチ十−トの■）することになるこ
とから、Ｂ点の電圧レヘルがＨＩＧＨレベルにセットさ
れることで、リセット信号がＨＩＧＨレベルにセント（
第４図のタイムチャートの■）されてそのリセット処理
を完了する。

交換モジュール１０が接続されているときに、電子機器
側で電源が切断されると、第４図のタイムチャート■に
示すように、その切断に先立って一般信号ピンから与え
られる電源確定状態信号がＬＯＷレベルを表示すること
から、Ｂ点の電圧レベルがＬＯＷレベルにセットされる
ことで、リセット信号がＬＯＷレベルにセット（第４図
のタイムチャートの■）されてリセット処理が実行され
、その後、第４図のタイムチャート■に示すように、電
源電圧Ｖ　Ｃ（が切断されることで処理を終了する。

このようにして、本発明では、従来のように供給される
電源電圧のアナログレベルを用いることなく、活性交換
のときには、電源・グランド信号と一般信号との接続順
序を利用してリセット処理を行うとともに、電子機器の
電源投入／切断時には、供給される電源状態確定信号に
よりリセット処理を行うものであることから、活性交換
時と電子機器の電源投入／切断時との双方で、交換モジ
ュール１０の搭載する電子回路素子に対して正確なリセ
ット処理を実行できるようになるのである。

図示実施例について説明したが、本発明ではこれに限定
されるものではない０例えば、実施例では、交換モジュ
ール１０の装着光を電子機器として説明したが、この電
子機器は、電子計算機により構成される情報処理装置に
限られることなく、あらゆる電子機器を意味するもので
ある。

（発明の効果） 以上説明したように、本発明によれば、電子機器に装着
される交換モジュールに対して、交換モジュールの活性
交換時とシステムの電源投入／切断時との双方で、搭載
する電子回路素子に対して、ノイズや経年変化に強い正
確なリセット処理を実行できるようになるのである。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例、 第３図及び第４図は実施例の動作処理のタイム チャート、 第５図は本発明の他の一実施例、 第６図は従来技術の説明図である。 図中、１は交換モジュール、２はコネクタ、は電子回路
素子、４及び５はリセット手段、６受信手段、７は生成
手段である。 は

Claims (3)

【特許請求の範囲】
1. （１）電子機器に装着されて、該電子機器の電源投入状
   態での活性追加及び活性削除を可能にする活性交換可能
   な交換モジュールであって、 搭載されている電子回路素子に対してリセット信号を送
   出するリセット手段（４）と、 電子機器から交換モジュールに供給されて、上記リセッ
   ト手段（４）に対して、電子機器の電源投入時には電源
   電圧が確定するまでの間リセット信号の送出を指示し、
   電子機器の電源切断時には電源電圧が不確定となる前に
   リセット信号の送出を指示する第１のリセット指示信号
   を受信する受信手段（６）と、 電子機器から供給される電源電圧と一般信号との間に時
   間差を与えて、上記リセット手段（４）に対して、交換
   モジュールの活性追加時には、遅れて供給される一般信
   号を受け取るまでの間リセット信号の送出を指示し、交
   換モジュールの活性削除時には、先に切断される一般信
   号の供給が切断されるときからリセット信号の送出を指
   示する第２のリセット指示信号を生成する生成手段（７
   ）とを備え、 上記リセット手段（４）は、上記受信手段（６）の受信
   する第１のリセット指示信号か、上記生成手段（７）の
   生成する第２のリセット指示信号のいずれか一方がリセ
   ット信号の送出を指示するときに、リセット信号を送出
   していくよう構成されてなることを、 特徴とする活性交換可能な交換モジュール。
2. （２）電子機器に装着されて、該電子機器の電源投入状
   態での活性追加及び活性削除を可能にする活性交換可能
   な交換モジュールであって、 搭載されている電子回路素子に対してリセット信号を送
   出するリセット手段（５）と、 電子機器から交換モジュールに供給されて、上記リセッ
   ト手段（５）に対して、電子機器の電源投入時には電源
   電圧が確定するまでの間リセット信号の送出を指示し、
   電子機器の電源切断時には電源電圧が不確定となる前に
   リセット信号の送出を指示するリセット指示信号を受信
   する受信手段（６）とを備えるとともに、 上記リセット指示信号は、交換モジュールの活性追加時
   には、電源電圧よりも時間的に遅れて交換モジュールに
   供給されるよう構成され、交換モジュールの活性削除時
   には、電源電圧よりも時間的に先に切断されるよう構成
   され、 そして、上記リセット手段（５）は、上記受信手段（６
   ）の受信するリセット指示信号に従ってリセット信号を
   送出するとともに、上記受信手段（６）にリセット指示
   信号が供給されていないときにもリセット信号を送出す
   るよう構成されてなることを、 特徴とする活性交換可能な交換モジュール。
3. （３）請求項（１）又は（２）記載の活性交換可能な交
   換モジュールにおいて、 交換モジュールに搭載されている電子回路素子として、
   外部インタフェース信号の出力を制御するドライバを備
   えるとともに、必要に応じて記憶データを不揮発的に格
   納する不揮発性記憶素子を備える構成を採り、リセット
   手段（４、５）のリセット信号により該ドライバの出力
   処理の禁止処理が実行されるとともに、該不揮発性記憶
   素子を備えるときには、リセット手段（４、５）のリセ
   ット信号により該不揮発性記憶素子に対しての書込禁止
   処理が実行されるよう構成されてなることを、特徴とす
   る活性交換可能な交換モジュール。