JPH02247780A - Lsi設計支援システム - Google Patents
Lsi設計支援システムInfo
- Publication number
- JPH02247780A JPH02247780A JP1067681A JP6768189A JPH02247780A JP H02247780 A JPH02247780 A JP H02247780A JP 1067681 A JP1067681 A JP 1067681A JP 6768189 A JP6768189 A JP 6768189A JP H02247780 A JPH02247780 A JP H02247780A
- Authority
- JP
- Japan
- Prior art keywords
- state
- state transition
- diagram
- transition
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、LSIの機能設計を園内入力により行なう
LSI設計支援システムに関し、特に設計作業の合理化
を達成し得るLSIの設計支援システムに関する。
LSI設計支援システムに関し、特に設計作業の合理化
を達成し得るLSIの設計支援システムに関する。
(従来の技術)
従来、LSIの設計にあっては、大別して回路動作の設
計と、その動作順序を決定して動作状態を制御する状態
遷移系の設計とに分けられる。
計と、その動作順序を決定して動作状態を制御する状態
遷移系の設計とに分けられる。
このような設計には、設計者が専用の記述言語を用いて
直接記述を作成して行なっていた。このため、設計者は
専用の記述言語に精通した者だけに限られていた。
直接記述を作成して行なっていた。このため、設計者は
専用の記述言語に精通した者だけに限られていた。
そこで、このような専門的な知識をもたない設計者であ
っても、記述言語を認識せずに設計が行えるLSIの設
計支援システムとして、図形入力システムがある。この
図形入力システムは、回路動作の設計にあって、回路を
図形として表示して機能設計を進めていくものである。
っても、記述言語を認識せずに設計が行えるLSIの設
計支援システムとして、図形入力システムがある。この
図形入力システムは、回路動作の設計にあって、回路を
図形として表示して機能設計を進めていくものである。
このような図形入力システムでは、回路の動作はスタテ
ィックな動作として入力されていた。このため、回路の
状態を表現する場合には、状態割付けのための7リツプ
フロツブを回路内に設け、このフリップフロップに状態
信号を保持させ、この状態信号を制御信号として用いて
、回路を動作させていた。したがって、多くの7リツプ
70ツブが必要となり、入力される回路図は、大規模か
つ複雑になっていた。
ィックな動作として入力されていた。このため、回路の
状態を表現する場合には、状態割付けのための7リツプ
フロツブを回路内に設け、このフリップフロップに状態
信号を保持させ、この状態信号を制御信号として用いて
、回路を動作させていた。したがって、多くの7リツプ
70ツブが必要となり、入力される回路図は、大規模か
つ複雑になっていた。
一方、状態遷移系の設計にあっては、第7図に示すよう
に、状態遷移の順序をそれぞれの状態(St1〜S【4
)間で遷移条件<C1〜c6)等を付けて結線すること
により表現する方法や、テーブル形式により図形的に入
力する設計支援システムが従来から用いられている。
に、状態遷移の順序をそれぞれの状態(St1〜S【4
)間で遷移条件<C1〜c6)等を付けて結線すること
により表現する方法や、テーブル形式により図形的に入
力する設計支援システムが従来から用いられている。
しかしながら、このようなシステムにあっては、遷移状
態数が多くなり遷移条件も入れ子となって複雑になると
、表示される状態遷移図が見にくくなる。さらに、遷移
条件が入れ子になり複雑になると、状態間の前後の関係
を容易に類推することが困難になっていた。
態数が多くなり遷移条件も入れ子となって複雑になると
、表示される状態遷移図が見にくくなる。さらに、遷移
条件が入れ子になり複雑になると、状態間の前後の関係
を容易に類推することが困難になっていた。
また、上記したようなLSI設計支援システムにあって
は、回路図入力による回路動作の設計と、状態遷移系の
設計とは、それぞれ独立して行なわれていた。
は、回路図入力による回路動作の設計と、状態遷移系の
設計とは、それぞれ独立して行なわれていた。
(発明が解決しようとする課題)
上記したように、LSIの機能設計を支援するLSI設
計支援システムにあって、回路動作の設計にあっては、
回路の状態を表現する場合には、回路図が複雑かつ大規
模化してしまい、設計作業の円滑化に障害となっていた
。
計支援システムにあって、回路動作の設計にあっては、
回路の状態を表現する場合には、回路図が複雑かつ大規
模化してしまい、設計作業の円滑化に障害となっていた
。
また、状態遷移系の設計にあっては、状!l!遷移が複
雑になると、状態の様子及び前後の関係を即座に把握す
ることが極めて困難になっていた。このため、設計作業
に手間がかかり多くの時間を要していた。
雑になると、状態の様子及び前後の関係を即座に把握す
ることが極めて困難になっていた。このため、設計作業
に手間がかかり多くの時間を要していた。
さらに、回路動作及び状態遷移系の設計では、それぞれ
の回路図及び状態遷移図を両方用いて並行して行なわれ
ることはなかった。したがって、回路の状態に着目して
、それぞれの状態毎に把握して設計を進めることができ
なかった。
の回路図及び状態遷移図を両方用いて並行して行なわれ
ることはなかった。したがって、回路の状態に着目して
、それぞれの状態毎に把握して設計を進めることができ
なかった。
そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、LSIの機能設計を容易に
して、設計期間の短縮を図ることができるLSIの設計
支援システムを提供することにある。
、その目的とするところは、LSIの機能設計を容易に
して、設計期間の短縮を図ることができるLSIの設計
支援システムを提供することにある。
[発明の構成]
(課題を解決するための手段)
上記目的を達成するために、この発明は、回路の状態間
の遷移関係を示す状態遷移図を図形入力により作成する
状態遷移図作成手段と、前記状8M移図作成手段によっ
て作成される状態遷移図における遷移可能な状態間の遷
移条件を示すテーブルを作成する状態遷移テーブル作成
手段と、前記状態遷移図作成手段によって作成される状
態遷移図における状態内の動作を表わす回路図あるいは
記述を図形入力あるいは記述入力により作成する状態内
回路作成手段とから構成される。
の遷移関係を示す状態遷移図を図形入力により作成する
状態遷移図作成手段と、前記状8M移図作成手段によっ
て作成される状態遷移図における遷移可能な状態間の遷
移条件を示すテーブルを作成する状態遷移テーブル作成
手段と、前記状態遷移図作成手段によって作成される状
態遷移図における状態内の動作を表わす回路図あるいは
記述を図形入力あるいは記述入力により作成する状態内
回路作成手段とから構成される。
(作用)
上記構成において、この発明は、前記状態遷移図作成手
段によって作成される状t!遷移図と、前記状l遷移テ
ーブル作成手段によって作成される状態遷移テーブルと
、前記状態内回路作成手段によって作成される回路図を
同時に両面表示して設計作業を行なうようにしている。
段によって作成される状t!遷移図と、前記状l遷移テ
ーブル作成手段によって作成される状態遷移テーブルと
、前記状態内回路作成手段によって作成される回路図を
同時に両面表示して設計作業を行なうようにしている。
(実施例)
以下、図面を用いてこの発明の詳細な説明する。
第1図はこの発明の一実施例に係るLSI設計支援シス
テムの構成を示すブロック図、第2図は第1図に示す構
成により表示される両面を示す図である。この実施例は
、状態遷移図と状態遷移テーブルと状態内勤作回路図を
同時に1つの両面に表示して、例えばCPUの機能設計
を行なうようにしたものである。
テムの構成を示すブロック図、第2図は第1図に示す構
成により表示される両面を示す図である。この実施例は
、状態遷移図と状態遷移テーブルと状態内勤作回路図を
同時に1つの両面に表示して、例えばCPUの機能設計
を行なうようにしたものである。
第1図において、LSI設計支援システムは、状態遷移
図作成部1、状S遷移テーブル入力部3、状態内勤作回
路作成部5を備えている。
図作成部1、状S遷移テーブル入力部3、状態内勤作回
路作成部5を備えている。
状態遷移図作成部1は、設計しようとするLSIの仕様
に応じた機能における複数の状態間の遷移関係を入力し
て、状態遷移図を作成するエディタである。状態遷移図
(STATE TRANSITION DIAGR
AM)は、例えば第2図の左上に示すように作成される
。第2図に示す状態遷移図は、CPUの動作における状
態の遷移関係を示すものである。状態遷移図作成部1に
より作成された遷移状態図は第2図に示すようにマルチ
ウィンド形式で両面に表示される。
に応じた機能における複数の状態間の遷移関係を入力し
て、状態遷移図を作成するエディタである。状態遷移図
(STATE TRANSITION DIAGR
AM)は、例えば第2図の左上に示すように作成される
。第2図に示す状態遷移図は、CPUの動作における状
態の遷移関係を示すものである。状態遷移図作成部1に
より作成された遷移状態図は第2図に示すようにマルチ
ウィンド形式で両面に表示される。
状態遷移テーブル作成部3は、状態遷移図作成部1によ
って作成される状態遷移関係の各々の状態から次の状態
に遷移するための条件を設定する状態遷移テーブルを作
成するエディタである。状態遷移テーブル(STATE
TRANSITION TABLE>は、例えば
第3図に示すように作成される。
って作成される状態遷移関係の各々の状態から次の状態
に遷移するための条件を設定する状態遷移テーブルを作
成するエディタである。状態遷移テーブル(STATE
TRANSITION TABLE>は、例えば
第3図に示すように作成される。
第3図に示す状態遷移テーブルにおいて、現在設計して
いる状態は5tate (ステート)1であり、この
状態の遷移先状態と遷移条件を入力することによりテー
ブルが作成される。テーブルの51g1゜51g2.
sia 3. sia 4は条件信号名であり、C0n
dl〜9は条件信号値である。このようなテーブルにお
いて、例えば条件信号sig 2がcon 1で示す条
件の場合には、5tate 2の状態に遷移する。
いる状態は5tate (ステート)1であり、この
状態の遷移先状態と遷移条件を入力することによりテー
ブルが作成される。テーブルの51g1゜51g2.
sia 3. sia 4は条件信号名であり、C0n
dl〜9は条件信号値である。このようなテーブルにお
いて、例えば条件信号sig 2がcon 1で示す条
件の場合には、5tate 2の状態に遷移する。
一方、sia 2がcon 2 、 con 3で示す
条件の場合には、条件信号値が記入されている右欄の遷
移先状msに矢印(→)を記入する。そして、この欄を
マウス等により指示すると、さらに条件信号51g2を
参照すべく、右側に新たな遷移条件及び遷移先状態の欄
が表示される。このように、条件信号及び条件値はポツ
プアップ形式で順次両面表示される。条件信号としては
、論理式及び信号の連結あるいは関係式(<、 −、>
)等の表現が可能であり、条件値が設定した値以外の値
の場合には0TI−IERで表現される。
条件の場合には、条件信号値が記入されている右欄の遷
移先状msに矢印(→)を記入する。そして、この欄を
マウス等により指示すると、さらに条件信号51g2を
参照すべく、右側に新たな遷移条件及び遷移先状態の欄
が表示される。このように、条件信号及び条件値はポツ
プアップ形式で順次両面表示される。条件信号としては
、論理式及び信号の連結あるいは関係式(<、 −、>
)等の表現が可能であり、条件値が設定した値以外の値
の場合には0TI−IERで表現される。
また、状態遷移テーブル作成部3には、各々の編集機能
がメニューとして用意されており、条件等の変更、修正
が行なわれる。すなわち、このような編集機能を用いて
対話形式により条件信号、条件値等の追加、挿入、削除
等の編集作業が進められていく。さらに、状態遷移テー
ブル作成部3は、現在設計している状態へ遷移できる状
態をそれまでに作成したテーブルにより検索して、両面
上のテーブルに表示させる機能を備えている。
がメニューとして用意されており、条件等の変更、修正
が行なわれる。すなわち、このような編集機能を用いて
対話形式により条件信号、条件値等の追加、挿入、削除
等の編集作業が進められていく。さらに、状態遷移テー
ブル作成部3は、現在設計している状態へ遷移できる状
態をそれまでに作成したテーブルにより検索して、両面
上のテーブルに表示させる機能を備えている。
状態内勤作回路作成部5は、状態遷移テーブル作成部1
によって作成された各々の状態内の回路の動作を表わす
状態内勤作回路図を若しくは記述を図形入力若しくは記
述入力により作成するエディターである。この状態内勤
作回路作成部5によって作成された回路図(FUNCT
ION DIAGRAM IN THE 5T
ATE)若しくは言語による記述は、第2図に示すよう
に、1つの両面に対して、状態遷移図及び状態遷移テー
ブルとともにマルチウィンド形式で両面表示される。
によって作成された各々の状態内の回路の動作を表わす
状態内勤作回路図を若しくは記述を図形入力若しくは記
述入力により作成するエディターである。この状態内勤
作回路作成部5によって作成された回路図(FUNCT
ION DIAGRAM IN THE 5T
ATE)若しくは言語による記述は、第2図に示すよう
に、1つの両面に対して、状態遷移図及び状態遷移テー
ブルとともにマルチウィンド形式で両面表示される。
両面表示された回路図(又は記述)は、各々の状態内で
の動作回路だけでなく回路図の表示エリアの左上隅に、
現在設計している状態名(STSTOR)と、この状態
の前後の遷移可能な状!l(前の状11!:5TREA
D、5TFTCH,後の状!I:5TLAST、5TE
ND、5TFTCH)が表示される。また、状態内勤作
回路作成!215は、各々の状態内の動作回路を設計す
る際に、すでに設計済の回路部分を点線で表示し、この
点線部分を参照して設計される現在設計されている部分
の回路を太実線で表示するようにしている。
の動作回路だけでなく回路図の表示エリアの左上隅に、
現在設計している状態名(STSTOR)と、この状態
の前後の遷移可能な状!l(前の状11!:5TREA
D、5TFTCH,後の状!I:5TLAST、5TE
ND、5TFTCH)が表示される。また、状態内勤作
回路作成!215は、各々の状態内の動作回路を設計す
る際に、すでに設計済の回路部分を点線で表示し、この
点線部分を参照して設計される現在設計されている部分
の回路を太実線で表示するようにしている。
初期設定部7は、各々の入力部からの入力により、作成
される状態遷移図、状!l遷移テーブル、状態内勤作目
路における初期パラメータを設定するものである。
される状態遷移図、状!l遷移テーブル、状態内勤作目
路における初期パラメータを設定するものである。
上述した各々の入力部及び初期値設定部7によって入力
されるデータは、それぞれデータベース9−に与えられ
て格納され、入力制御部11及び出力制御部13によっ
て制御される入出力副fa部15を介して入出力が行な
われる。
されるデータは、それぞれデータベース9−に与えられ
て格納され、入力制御部11及び出力制御部13によっ
て制御される入出力副fa部15を介して入出力が行な
われる。
このような構成にあって、設計者は先ず設計する回路内
で考えられる状態を状態遷移図作成部1から入力するこ
とにより、両面表示を見ながら作成していく。例えばC
PUの機能設計を行なうような場合には、例えば第2図
の左上に示すような状BII移図が作成される。例えば
、第2図に示すように、CPUの状態としては、命令の
フェッチ状1 (STFTCH) 、データの読み取り
状態(STREAD) 、読み取られたデータの加算状
M (STADD) 、デー’)をストアt6状態(S
TSTOR)等が入力とともに両面表示される。
で考えられる状態を状態遷移図作成部1から入力するこ
とにより、両面表示を見ながら作成していく。例えばC
PUの機能設計を行なうような場合には、例えば第2図
の左上に示すような状BII移図が作成される。例えば
、第2図に示すように、CPUの状態としては、命令の
フェッチ状1 (STFTCH) 、データの読み取り
状態(STREAD) 、読み取られたデータの加算状
M (STADD) 、デー’)をストアt6状態(S
TSTOR)等が入力とともに両面表示される。
また、それぞれの状態の遷移関係は、それぞれの状態へ
入力される矢印及びそれぞれの状態から出力される矢印
によって表現され、現在設計されている状I’m (S
TSTOR)にあっては、その状態が太線の枠で囲まれ
て表示される。
入力される矢印及びそれぞれの状態から出力される矢印
によって表現され、現在設計されている状I’m (S
TSTOR)にあっては、その状態が太線の枠で囲まれ
て表示される。
次に、この5TSTOR状態内での回路の動作が、状態
内勤作回路図に入力されて、第2図の右欄に示すように
マルチウィンド形式でii!ii面表示されて設計され
る。この時に、CPUの5TSTOR状態を設計する際
に、両面表示されてこの5TSTOR状態に遷移可能で
すでに設計済の回路図が両面上に点線で表示される。例
えば、5TSTOR状態に遷移できる状態にあって、第
2図に示すレジスタAルジスタR1レジスタC及びメモ
リMの部分がすでに設計されているとすると、これらは
点線で表示されている。このような状態にあって、5T
STOR状態を設計する場合には、これらの回路図が参
照され、「レジスタCからメモリMに与えられるアドレ
スにレジスタRからメモリMへ与えられるデータがメモ
リMにストアされるJ 5TSTOR状態が設計され、
第2図に示すように、レジスタR1レジスタC1メモリ
Mが太実線で両面上に表示される。
内勤作回路図に入力されて、第2図の右欄に示すように
マルチウィンド形式でii!ii面表示されて設計され
る。この時に、CPUの5TSTOR状態を設計する際
に、両面表示されてこの5TSTOR状態に遷移可能で
すでに設計済の回路図が両面上に点線で表示される。例
えば、5TSTOR状態に遷移できる状態にあって、第
2図に示すレジスタAルジスタR1レジスタC及びメモ
リMの部分がすでに設計されているとすると、これらは
点線で表示されている。このような状態にあって、5T
STOR状態を設計する場合には、これらの回路図が参
照され、「レジスタCからメモリMに与えられるアドレ
スにレジスタRからメモリMへ与えられるデータがメモ
リMにストアされるJ 5TSTOR状態が設計され、
第2図に示すように、レジスタR1レジスタC1メモリ
Mが太実線で両面上に表示される。
これと同時に、現在設計している状態から次に遷移する
状態の指定と遷移のための条件を、状態遷移テーブル作
成部3から両面表示される状態遷移テーブルに入力して
テーブルを作成していく。
状態の指定と遷移のための条件を、状態遷移テーブル作
成部3から両面表示される状態遷移テーブルに入力して
テーブルを作成していく。
例えば、現在設計している5TSTOR状態において、
条件信号C1が“000001”の場合には、この条件
信号C1が記入された左欄の遷移先状!llaに5TF
ECHと記入し、条件信号C1がそれ以外(other
s >の場合は矢印(→)を記入する。
条件信号C1が“000001”の場合には、この条件
信号C1が記入された左欄の遷移先状!llaに5TF
ECHと記入し、条件信号C1がそれ以外(other
s >の場合は矢印(→)を記入する。
そして、この矢印をマウスによりクリックすると、さら
に遷移先状態入力モードとなり、入れ子となる第2の条
件に関する遷移条件及び遷移先状態の表が新たに右側に
ポツプアップメニュー形式で表示される。第2の条件と
なる条件信号Gが記入されて、この条件信号Gが“O″
の場合には遷移先の状態が5TENDとなり、“1″の
場合には遷移先の状態が5TLAST (フェッチを持
つ準備状態)として記入される。
に遷移先状態入力モードとなり、入れ子となる第2の条
件に関する遷移条件及び遷移先状態の表が新たに右側に
ポツプアップメニュー形式で表示される。第2の条件と
なる条件信号Gが記入されて、この条件信号Gが“O″
の場合には遷移先の状態が5TENDとなり、“1″の
場合には遷移先の状態が5TLAST (フェッチを持
つ準備状態)として記入される。
また、条件信号C1と入れ子となった条件及び遷移先状
態を表示させたい場合には、othersの矢印をマウ
スでクリックすることにより、ポツプアップメニュー形
式で右側に両面表示される。さらに、条件信号及び条件
値を変更、修正する場合には、編集機能として表わされ
たメニューをマウスでクリックすることによって行なわ
れる。また、状態遷移テーブルには、現在設計している
状態へ遷移できる状態の状態名が表示される。これによ
り、設計しようとする機能の全体としての状態遷移の前
後関係が容易に類推される。
態を表示させたい場合には、othersの矢印をマウ
スでクリックすることにより、ポツプアップメニュー形
式で右側に両面表示される。さらに、条件信号及び条件
値を変更、修正する場合には、編集機能として表わされ
たメニューをマウスでクリックすることによって行なわ
れる。また、状態遷移テーブルには、現在設計している
状態へ遷移できる状態の状態名が表示される。これによ
り、設計しようとする機能の全体としての状態遷移の前
後関係が容易に類推される。
このような状態遷移図、状態遷移テーブル、及び回路図
の入力作成操作を適宜繰り返し行なうことによって、L
SIの機能設計が進められる。
の入力作成操作を適宜繰り返し行なうことによって、L
SIの機能設計が進められる。
このように、LSIの機能をそれぞれに分けて1つの両
面上に同時に表示して、LSIの設計を行なっているの
で、回路の状態に着目した設計環境を提供することが可
能となる。これにより、設計者の思考形態に近い設計が
可能となり、設計作業を円滑に進行させることができる
ようになる。
面上に同時に表示して、LSIの設計を行なっているの
で、回路の状態に着目した設計環境を提供することが可
能となる。これにより、設計者の思考形態に近い設計が
可能となり、設計作業を円滑に進行させることができる
ようになる。
したがって、大規模な複雑な回路に対しても短い期間で
容易に設計することができるようになる。
容易に設計することができるようになる。
次に、具体的な回路構成を入出力波形を用いて、回路構
成と入出力波形を1つの両面にマチルウインド形式によ
って表示して設計する実施例について、第4図乃至第6
図を参照して説明する。
成と入出力波形を1つの両面にマチルウインド形式によ
って表示して設計する実施例について、第4図乃至第6
図を参照して説明する。
この実施例は、第4図のメモリマツプに示すように、メ
モリに格納された設計図入力プログラム、波形表示プロ
グラム、設計検証プログラムを、共有データ群の中から
制御テーブルによって指定されるデータを用いて並行し
て実行処理することにより、回路設計を行なうようにし
たものである。
モリに格納された設計図入力プログラム、波形表示プロ
グラム、設計検証プログラムを、共有データ群の中から
制御テーブルによって指定されるデータを用いて並行し
て実行処理することにより、回路設計を行なうようにし
たものである。
第4図において、設計図入力プログラムは、設計しよう
とする回路図を入力したり、入力された回路図を変更す
るプログラムである。波形表示プログラムは、両面に表
示された回路図における入出力波形を同一の両面で作成
、変更するプログラムである。また、設計検証プログラ
ムは、指定された入力波形に対する動作を検証して出力
波形を得るプログラムである。
とする回路図を入力したり、入力された回路図を変更す
るプログラムである。波形表示プログラムは、両面に表
示された回路図における入出力波形を同一の両面で作成
、変更するプログラムである。また、設計検証プログラ
ムは、指定された入力波形に対する動作を検証して出力
波形を得るプログラムである。
また、第4図において、制御テーブルは、上述した複数
のプログラムを並行して実行する場合に、共有データ群
のデータの使用を制御して、データの破壊、データの重
複発生を防止するためのテーブルであり、実行中のプロ
グラムが使用している共有データ群のアドレス値と、使
用する共有データ群のアドレス値を得るためのレベル値
と、プログラムの進行状況を示し共有データの使用可否
を得るフラグ値とから構成されている。
のプログラムを並行して実行する場合に、共有データ群
のデータの使用を制御して、データの破壊、データの重
複発生を防止するためのテーブルであり、実行中のプロ
グラムが使用している共有データ群のアドレス値と、使
用する共有データ群のアドレス値を得るためのレベル値
と、プログラムの進行状況を示し共有データの使用可否
を得るフラグ値とから構成されている。
このようなプログラムを用いて、例えば、第5図に示す
ように、両面に図形入力されるLSIの設計を行なう場
合には、第6図に示すようなフロー処理にしたがって実
行される。
ように、両面に図形入力されるLSIの設計を行なう場
合には、第6図に示すようなフロー処理にしたがって実
行される。
まず、レジスタ(RelJ)Aとレジスタ(Rea)B
の回路図が、設計図入力プログラムによって作成されて
両面表示されるとともに(ステップ100)、波形表示
プログラムによって入力波形が指定されて両面表示され
ると(ステップ110)、この回路図と入力波形との組
合せを変換テーブル内のレベル値を参照して検索しくス
テップ120)、組合せが存在しない場合には設計検証
プログラムの実行により設計検証が行なわれて(ステッ
プ130)、入力波形に対する出力波形が表示される(
ステップ140)。出力波形が第5図に示すように表示
されて、さらに、回路図の作成(ステップ100)及び
入力波形の作成(ステップ110)を行なう場合には、
出力波形の表示(ステップ140)から回路図作成(ス
テップ100)へのフロー(a )と、出力波形の表示
(ステップ140)から入力波形の表示(ステップ11
0)へのフロー(b ”)は、並行して実行可能である
。
の回路図が、設計図入力プログラムによって作成されて
両面表示されるとともに(ステップ100)、波形表示
プログラムによって入力波形が指定されて両面表示され
ると(ステップ110)、この回路図と入力波形との組
合せを変換テーブル内のレベル値を参照して検索しくス
テップ120)、組合せが存在しない場合には設計検証
プログラムの実行により設計検証が行なわれて(ステッ
プ130)、入力波形に対する出力波形が表示される(
ステップ140)。出力波形が第5図に示すように表示
されて、さらに、回路図の作成(ステップ100)及び
入力波形の作成(ステップ110)を行なう場合には、
出力波形の表示(ステップ140)から回路図作成(ス
テップ100)へのフロー(a )と、出力波形の表示
(ステップ140)から入力波形の表示(ステップ11
0)へのフロー(b ”)は、並行して実行可能である
。
このように、各々のプログラムが並行して実行される場
合に、データは制御テーブル内のフラグの値に応じて使
用の可否が制御されてアクセスされる。これにより、複
数のプログラムがデータ領域を共有して使用する場合で
あっても、データの破壊や類似データの重複発生を防止
することが可能となる。
合に、データは制御テーブル内のフラグの値に応じて使
用の可否が制御されてアクセスされる。これにより、複
数のプログラムがデータ領域を共有して使用する場合で
あっても、データの破壊や類似データの重複発生を防止
することが可能となる。
[発明の効果]
以上説明したように、この発明を適用したLSI設計支
援システムにあっては、回路の状態に着目した設計を行
なうに適した環境を提供することが可能となる。これに
より、設計対象システムに対してその動作状態に分けて
設計者の思考形態に近い形で設計を進めることが可能と
なる。この結果、設計作業を容易に行なうことができ、
設計期間を短縮することができるようになる。
援システムにあっては、回路の状態に着目した設計を行
なうに適した環境を提供することが可能となる。これに
より、設計対象システムに対してその動作状態に分けて
設計者の思考形態に近い形で設計を進めることが可能と
なる。この結果、設計作業を容易に行なうことができ、
設計期間を短縮することができるようになる。
第1図・はこの発明の一実施例に係るLSI設計支援シ
ステムの構成を示すブロック図、第2図及び第3図は第
1図に示すシステムにおける両面表示例を示す図、第4
図乃至第6図はLSI回路の具体的設計例を示す図、第
7図は従来の状態遷移図である。 1・・・状態遷移図作成部 3・・・状態遷移テーブル作成部 5・・・状態内勤作回路作成部
ステムの構成を示すブロック図、第2図及び第3図は第
1図に示すシステムにおける両面表示例を示す図、第4
図乃至第6図はLSI回路の具体的設計例を示す図、第
7図は従来の状態遷移図である。 1・・・状態遷移図作成部 3・・・状態遷移テーブル作成部 5・・・状態内勤作回路作成部
Claims (2)
- (1)回路の状態間の遷移関係を示す状態遷移図を図形
入力により作成する状態遷移図作成手段と、前記状態遷
移図作成手段によって作成される状態遷移図における遷
移可能な状態間の遷移条件を示すテーブルを作成する状
態遷移テーブル作成手段と、 前記状態遷移図作成手段によって作成される状態遷移図
における状態内の動作を表わす回路図若しくは記述を図
形入力若しくは記述入力により作成する状態内回路作成
手段とを備え、 前記状態遷移図作成手段によって作成される状態遷移図
と、前記状態遷移テーブル作成手段によって作成される
状態遷移テーブルと、前記状態内動作回路図作成手段に
よって作成される回路図を両面表示して設計作業を行な
うことを特徴とするLSI設計支援システム。 - (2)前記状態遷移テーブル作成手段は、現在設計して
いる状態へ遷移可能な状態名を表示しながら、それぞれ
の状態の遷移条件及び遷移先状態を対話形式で入力する
ことによって、遷移先の状態数に対応して遷移条件と遷
移先状態名を記述して状態遷移テーブルを作成すること
を特徴とする請求項1記載のLSI設計支援システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067681A JPH02247780A (ja) | 1989-03-22 | 1989-03-22 | Lsi設計支援システム |
| US07/769,592 US5371683A (en) | 1989-03-22 | 1991-10-03 | LSI design support system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1067681A JPH02247780A (ja) | 1989-03-22 | 1989-03-22 | Lsi設計支援システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02247780A true JPH02247780A (ja) | 1990-10-03 |
Family
ID=13351981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1067681A Pending JPH02247780A (ja) | 1989-03-22 | 1989-03-22 | Lsi設計支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02247780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367075A (ja) * | 1991-06-13 | 1992-12-18 | Toshiba Corp | ハードウェア設計システム及び方法 |
| JPH05160267A (ja) * | 1991-12-06 | 1993-06-25 | Nec Corp | 回路シンボル |
-
1989
- 1989-03-22 JP JP1067681A patent/JPH02247780A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367075A (ja) * | 1991-06-13 | 1992-12-18 | Toshiba Corp | ハードウェア設計システム及び方法 |
| JPH05160267A (ja) * | 1991-12-06 | 1993-06-25 | Nec Corp | 回路シンボル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765969B2 (ja) | 図式データ駆動型プログラム開発支援装置 | |
| US5371683A (en) | LSI design support system | |
| JPH03257671A (ja) | 設計取り込みシステム | |
| US6480985B1 (en) | Method and apparatus for graphically presenting an integrated circuit design | |
| US6070006A (en) | Object oriented software development tool for creation of new class(es) | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JPH08221107A (ja) | シーケンス制御プログラム作成装置 | |
| JPH02247780A (ja) | Lsi設計支援システム | |
| JP3447365B2 (ja) | オブジェクト指向プログラミング支援装置及びオブジェクト指向プログラミング支援方法 | |
| EP0692112B1 (en) | Dynamic browser system | |
| JPS59114586A (ja) | マルチ・ウインドウ・システムにおける同一コマンド実行方式 | |
| JPS6177979A (ja) | 表示制御方法 | |
| JP2845519B2 (ja) | データパスシミュレーション装置 | |
| JP3158395B2 (ja) | テスト実行フロー作成装置 | |
| JPH0883172A (ja) | ソフトウェア開発支援装置 | |
| JPH0363878A (ja) | Lsi設計支援システム | |
| JPH05150970A (ja) | プログラム作成支援装置 | |
| JPH07104876B2 (ja) | 設計支援方法及び設計支援装置 | |
| JPH04165469A (ja) | 回路図面表示装置 | |
| JP2900439B2 (ja) | 波形データ表示装置の表示方法 | |
| JPH03242954A (ja) | 集積回路の設計方法及び設計装置 | |
| JPH04290168A (ja) | シミュレーション装置とそのシミュレーション結果表示方法 | |
| JP3376950B2 (ja) | 画面生成装置 | |
| JP3722854B2 (ja) | データ編集装置 | |
| JPS6371776A (ja) | 会話形回路設計装置 |