JPH02247876A - 位相同期発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は磁気ディスク記憶装置や光デイスク記憶装置等
のディスク記憶装置において使用される位相同期発振回
路に係り、特にセクタ内のライトスプライス領域が狭い
場合の同期制御技術に関する。

（従来の技術） 周知のように、ディスク記憶装置において使用される位
相同期発振回路は、上位装置がディスク記憶装置からデ
ータの読み出しを行わない場合には外部で形成された励
振用クロックに同期し、データの読み出しを行う場合に
は記憶媒体から読み出した読出データに同期するように
なっており、この同期化対象の切り換えは上位装置から
供給される位相同期発振器制御信号（以下、単に「制御
信号」と称する）に従って行われる。

具体的に言えば、記憶媒体に設定されるセクタはＩＤ部
とこれに後置されるデータ部とで構成され、各セクタ問
およびＩＤ部とデータ部間にはそれぞれライトスプライ
ス領域が設けられるが、位相同期発振回路を励振用クロ
ックに同期させる制御信号の信号レベルが例えば″１″
レベルであるとすると、上位装置はデータの読み出しを
行う場合にはセクタに前置されるライトスプライス領域
の終了付近で制御信号レベルを“１ｎレベルから“０”
レベルへ変化させ、位相同期発振回路をＩＤ部から読み
出した読出データに同期化させる。

次に、上位装置は、ＩＤ部からの読み出しを終了すると
、その読み出したＩＤが目的のものか否かを判断するた
めにセクタ内ライトスプライス領域の開始付近で制御信
号を“０”レベルから“１”レベルへ変化させる。これ
により位相同期発振回路は励振用クロックに同期化する
。そして、上位装置は、読み出したＩＤが目的のもので
なければ、制御信号を１”レベルに保持する。一方、そ
のＩＤが目的のものであればセクタ内ライトスプライス
領域の終了付近で制御信号を“１″レベルから“０″レ
ベルへ変化させる。これにより位相同期発振回路はデー
タ部から読み出されな読出データに同期化し、上位装置
は目的とするデータ部の内容を読み取ることができるこ
とになる。

以上要するに、従来の位相同期発振回路は制御信号の信
号レベルと１対１に対応して同期化対象を切り換えるよ
うになっている。

（発明が解決しようとする課題） しかし、従来の位相同期発振回路にあっては、上位装置
が目的とするＩＤ部を検出すると、セクタ内ライトスプ
ライス領域の時間位置でその領域幅に対応した期間“ｌ
”レベルとなる制御信号に従ってそのセクタ内ライトス
プライス領域にて励振用クロックに同期化し、その後の
データ部で再度読出データに同期化するようになってい
るので、制御信号が“１”レベルである期間が励振用ク
ロックに同期化するに必要な期間よりも短い場合には、
データ部にて読出データに同期化するに長時間を要し、
その結果読出データに誤りが生ずるという問題がある。

特に、高速化を図るためにセクタ内ライトスプライス領
域の領域幅は狭くなる傾向にあり、早急な対策が望まれ
ている。

本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は、セクタ内ライトスプライス領域を示す
制御信号の信号レベル保持期間が励振用クロックへの同
期化に必要な時間幅よりも短い場合でも、その後のデー
タ部にて読出データへの同期化を短時間内になし得る手
段を備えた位相同期発振回路を提供することにある。

（課題を解決するための手段） 前記目的を達成するために、本発明の位相同期発振回路
は次の如き構成を有する。

即ち、本発明の位相同期発振回路は、外部から入力され
る位相同期発振器制御信号の信号レベル状態に応じて同
期化対象が外部から入力される励振用クロックとディス
ク記憶装置の記憶媒体から読み出した続出データとのい
ずれか一方となるようになされた位相同期発振回路にお
いて；　前記同期化対象の切り換え制御をするものであ
って、セクタに前置されるライトスプライス領域の終了
を示す前記位相同期発振器制御信号の信号レベル変化に
応答して同期化対象を励振用クロックから読出データへ
切り換えさせる第１の制御手段と；セクタ内のライトス
プライス領域の領域幅よりも大きい所定幅に相当する所
定時間幅を計時し、終了信号を出力する計時手段と；　
セクタ内のライトスプライス領域の開始を示す前記位相
同期発振器制御信号の信号レベル変化に応答して前記計
時手段に計時動作を開始させ、前記終了信号の発生以前
に位相同期発振器制御信号に信号レベル変化があったと
き、計時手段を初期化させる第２の制御手段と；　前記
計時手段の初期化後に前記位相同期発振器制御信号の信
号レベルに変化があったとき、または、該計時手段が前
記終了信号を出力したとき前記第１の制御手段を制御し
て同期化対象を読出データから励振用クロックへ切り換
えさせる第３の制御手段と；　を備えることを特徴とす
るものである。

（作　用） 次に、前記の如く構成される本発明の位相同期発振回路
の作用を説明する。

位相同期発振回路には、制御信号が例えば“１″レベル
であるときは励振用クロックが入力され、また“０”レ
ベルであるときは読出データが入力されるようになって
いるが、その同期化対象の切換制御を本発明では次のよ
うにして行う。

即ち、セクタに前置されるライトスプライス領域の終了
付近で制御信号は“１ｎレベルから“０”レベルとなり
、同期化対象は読出データになる。

これは従来と同様である。

次いで、セクタ内ライトスプライス領域の開始付近で制
御信号が“０″レベルから“１″レベルへ変化すると、
計時手段が作動を開始する。同期化対象としての入力は
励振用クロックであるが、第１の制御手段は続出データ
を選択しているので、結局同期化対象の信号入力はなく
、本回路は制御信号が“０”レベルであった前回の同期
状態の維持に努めることになる。

そして、計時手段が終了信号を発生する以前に制御信号
が“１′″レベルから″０″レベルへ変化すると、計時
手段を初期化する。第１の制御手段は相変らず読出デー
タを選択しているので、本回路には続出データが入力さ
れる。つまり、従来のように同期のやり直しがないから
、同期化は円滑に、かつ、迅速に行われることが理解で
きる。

なお、制御信号がセクタ内ライトスプライス領域の開始
付近にて″１″ルベルとなり、それが継続するときは、
即ち目的とするＩＤの不検出時には、計時手段が終了信
号を出力し、これにより本回路は励振用クロックに同期
化することになる。

以上説明したように、本発明の位相同期発振回路によれ
ば、セクタ内ライトスプライス領域では同期化対象の切
り換えを行わず、従前の同期状態の維持に努めるように
したので、該領域幅が狭くそれを示す制御信号の信号レ
ベル保持期間が短い場合でもその後のデータ部にて続出
データへの同期化を円滑に、かつ迅速になし得、従来の
ような読出エラーの発生を防止できる効果がある。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る位相同期発振回路を示
す、第１図において、位相比較回路２、ローパスフィル
タ３および電圧制御発振回路４は周知の位相ロックルー
プを構成し、位相比較回路２は外部から供給される励振
用クロックＳ、と制御回路１から供給される続出データ
Ｓ１２とのいずれか一方と、電圧制御発振回路４の出力
との位相比較を行い、以て当該ループはいずれか一方の
信号に同期化する。

この位相比較回路２における同期化対象の切り換えは、
制御回路１から供給される切換信号ＳＩＯによって行わ
れる０本実施例では、位相比較回路２は、切換信号ＳＩ
Ｏが“１”レベルのときは励振用クロックを同期化対象
として選択し、０“レベルのときは読出データＳ１２を
選択するようになっている。

制御回路１は、記憶媒体から読み出された続出データＳ
−と、上位装置からの前述した制御信号Ｓ、と、記憶媒
体から読み出されたセクタ信号ｓ１とがそれぞれ入力さ
れ、これらに基づき前記切換信号ＳＩＧと続出データＳ
ｌｌとを以下に説明するようにして形成出力する。

この制御回路ｌは例えば第２図に示すように構成され、
各部の動作波形を第３図および第４図に示しである。以
下、第２図乃至第４図に従って説明する。

図示しない記憶媒体に設定されるセクタは、第３図およ
び第４図に詳示するように、ＩＤ部が同期領域Ｓｄｂと
ＩＤ領域Ｓ４゜とからなり、またデータ部が同期領域ｓ
ａｂとデータ領域Ｓ−とからなる。

そして、セクタ間および１０部とデータ部間にはそれぞ
れライトスプライス領域Ｓｄａが設けられる。

セクタ信号Ｓ、は、各セクタの開始位置を示す所定パル
ス幅のパルス信号であって、各セクタに前置される、即
ち各セクタ間におけるライトスプライス領域Ｓｄａにて
発生する。このセクタ信号Ｓ。

は、フリップフロップ（以下、単にｒＦＦＪとする）５
のリセット端子Ｒに印加される。即ち、ＦＦ５は、セク
タ信号Ｓ、の立ち上がりでリセットされ、そのＱ出力が
“Ｏｎレベルになる。

続出データＳ−は、前記各領域から読み出されたデータ
パルス信号であって、オア（ＯＲ）ゲート１２の一方の
入力となっている。

制御信号Ｓ、は、セクタの読み出しを行わない場合は例
えば“１ｎレベルの無変化の信号であるが、読み出しを
行う場合には、第３図または第４図に示すように２値レ
ベルの信号になる。即ち、この制御信号Ｓ、は、セクタ
に前置されるライトスプライス領域Ｓｄａでは“１”レ
ベル、ＩＤ部では“０″レベル、セクタ内ライトスプラ
イス領域Ｓｄａでは“１″レベルとなり、データ部では
“Ｏ″レベル第３図）または“１”レベル（第４図）と
なる信号である。この制御信号Ｓ、は、ＯＲゲート１２
の他方の入力となると共に、ＦＦ５〜同９のクロック端
子Ｃに印加される。

その結果、ＯＲゲートから出力される前記読出データＳ
１２は、制御信号Ｓ、が“１″レベルであるときは無変
化の“１”レベルの信号となり、制御信号Ｓ、が“０”
レベルであるときＩＤ部、データ部から読み出されたデ
ータパルス信号となる。

つまり、制御信号Ｓ、が“１”レベルである期間内にお
ける読出データＳａは位相比較回路２には出力されない
のである。

また、ＦＦ５と同７は制御信号Ｓ、の信号レベルの“１
”→″′０”への変化に応答して入力端子りに印加され
る入力信号を取り込みそれを出力端子Ｑへ出力する。Ｆ
Ｆ５は、入力端子りに電源電圧（＋Ｖ）が印加され、出
力端子ＱがＦＦ６の入力端子り、ＦＦ８の入力端子りと
リセット端子Ｒ５ＦＦ９のリセット端子Ｒ，ＦＦ１０の
クロック端子Ｃにそれぞれ接続される。ＦＦ７は、入力
端子りとリセット端子ＲにＦＦ６のＱ出力が印加され、
出力端子ＱがＯＲゲート１３の一方の入力端に接続され
る。

ＦＦ６、同８および同９は制御信号Ｓ、の信号レベルの
“０′″→“１”への変化に応答して入力端子りに印加
される入力信号を取り込みそれを出力端子Ｑへ出力する
。ＦＦ６の出力端子Ｑは前記ＦＦ７の他、カウンタ１１
のリセット端子Ｒに接続される。ＦＦ８の出力端子Ｑは
ＦＦ９の入力端子りに接続される。ＦＦ９の出力端子Ｑ
はＯＲゲート１４の一方の入力端に接続される。

カウンタ１１は、読出データＳｄを動作クロックとし、
ＦＦ６のＱ出力が０′″→“１″へ変化すると計時動作
を開始し、ＦＦ６のＱ出力が“１”→“０″へ変化する
と初期化される。また、初期化されるまでの期間内に所
定値まで計時すると、終了信号８１１を発生するように
なっている。この終了信号ＳｌｌはＯＲゲート１３およ
び同１４の他方の入力となる。ＯＲゲート１３の出力は
ＦＦ６のリセット端子Ｒに印加される。また、ＯＲゲー
ト１４の出力はＦＦｌ０のリセット端子Ｒに印加される
。

ＦＦｌ０は、入力端子りに電源電圧（＋Ｖ）が印加され
、出力端子Ｑから前記切換信号ＳＩＯが出力される。こ
の切換信号ＳＩＯは、当初は、ＦＦ９のＱ出力も“０”
レベルであるから、“１”レベルとなっており、位相ロ
ックループは励振用クロックＳ１に同期している。

以上の構成において、まず、上位装置が目的とするＩＤ
領域の検出に成功した場合の動作を第３図を参照して説
明する。ＦＦ５は、セクタの開始ごとに入力するセクタ
信号Ｓ、の立ち上がりで初期化されるから、そのＱ出力
は“０”レベルである。上位装置はデータの読み出しを
行うために、セクタに前置されるライトスプライス領域
Ｓｄａの終了付近で制御信号Ｓ、を“１″→“Ｏｎと変
化させ、セクタ内ライトスプライス領域Ｓｄａの開始付
近まで“０”レベルに保持する。その結果、ＩＤ部にお
ける読出データＳ１２が位相比較回路２へ出力される。

ＦＦ５は、制御信号Ｓ、の信号レベルの“１″→“０”
の変化に応答してＱ出力を“０″→“１“と変化させ、
その後セクタ信号Ｓ、の入力があるまでＱ出力を“１”
レベルに保持する。一方、ＦＦｌ０は、ＦＦ５のＱ出力
の“Ｏ”→“１”の変化に応答してご出力（切換信号５
１ｏ）を“１ｎ→“０″と変化させ、その後ＯＲゲート
１４からのリセット信号が入力するまでＱ出力を“０″
レベルに保持する。その結果、当該位相ロックループは
切換信号ＳｔＯが０”レベルである期間内、続出データ
Ｓ１２を同期化対象とすることになる。

具体的に言えば、当該位相ロックループは、ＩＤ部にお
いては同期領域Ｓｄｂから読み出されたデータに同期化
しＩＤ領領域−０のデータを読み出し、またデータ部に
おいても同様のことを行うのである。

次に、上位装置はＩＤ部からデータ読み出しを終了した
ので、セクタ内ライトスプライス領域Ｓ６の開始付近で
制御信号Ｓ、の信号レベルを“０″→“１”と変化させ
る。すると、ＦＦ６では、ＦＦ５の出力Ｓ５が“１″レ
ベルであるから、出力Ｓ６を“０″→１１１＃とする。

これにより、カウンタ１１はリセットが解除され、計時
動作を開始する。また、ＦＦ８は、同様にＱ出力を“１
”レベルにする。しかし、ＦＦ８のこのときのＱ出力は
ＦＦ９には取り込まれないから、切換信号ＳＩＯは依然
として０”レベルを保持する。

そして、上位装置はＩＤ領領域−０が目的のものと判定
できたので、セクタ内ライトスプライス領域８４ａの終
了付近で制御信号Ｓ、の信号レベルを“１′″→″０”
と変化させる。すると、ＦＦ７では、ＦＦ６の出力Ｓ６
が“１”レベルであるから、出力Ｓフを′″１′″１′
″レベルカウンタ１１は、セクタ内ライトスプライス領
域５５１ｍの領域幅に相当する時間幅よりも大きい所定
時間幅を計時できたとき終了信号Ｓｌｌを出力するから
、今の時点では終了信号Ｓｌｌは出力されない、従って
、ＦＦ７の出力ＳフがＯＲゲート１３を介してＦＦ６の
リセット端子Ｒに印加され、ＦＦ６は出力ｓ６を“１”
→“０”とする、これにより、カウンタ１１は初期化さ
れ、またＦＦ７も出力Ｓ、をｌ”→“０″とする。ＯＲ
ゲート１４の出力もないから、切換信号ＳＩＯも変化し
ない。

ここに、セクタ内ライトスプライス領域Ｓｄａでは、Ｏ
Ｒゲート１２の出力は“１″レベルとなり、読出データ
Ｓｔｚは出力されず、かつ、切換信号ＳｔＯは“０”レ
ベルであるから、当該位相ロックルー１はＩＤ部で同期
化できた状態の維持に努めることになる。従って、セク
タ内ライトスプライス領域’Ｓｄａの終了付近で制御信
号Ｓ、の信号レベルが“１”→“０″′と変化し、ＯＲ
ゲート１２から読出データＳ１２が出力されることとな
っても、当該位相ロックループはデータ部における同期
領域ｓａｂから読み出されたデータに円滑に、かつ、迅
速に同期化でき、データ領域ｓｍａから誤りなくデータ
の読み出しを行えることになる。

上位装置は、データ領域Ｓｄｄからのデータ読み出しを
終了すると、次のセクタに前置されるライトスプライス
領域の開始付近で制御信号Ｓ、をＯ″→“１′″と変化
させる。すると、ＦＦ９は、ＦＦ８のＱ出力を取り込み
、Ｑ出力を“ｏｎ→″１”とする、これは、ＯＲゲート
１４を介してＦＦｌ０のリセット端子Ｒに印加されるか
ら、ここで始めて切換信号ＳＩＧは“０′″→“１″と
なる。

これにより、当該位相ロックループは励振用クロックＳ
１に同期化することになる。また、ＦＦ５は、次のセク
タ信号Ｓ、を受けて出力ｓ５を“１″→“０”とする、
これによりＦＦ８と同９はＱ出力を“１”→“０”とす
る。

また、上位装置が目的のＩＤ領域を検出できなかった場
合の動作は第４図に示すようになる。

即ち、上位装置は、ＩＤ領領域−１ｇ＋の内容を読み取
ると、セクタ内ライトスプライス領域Ｓｄａの開始付近
で制御信号Ｓ、の信号レベルを“０”→″１′と変化さ
せる。これにより、カウンタ１１は計時動作を開始する
が、その後制御信号Ｓ、はｌ１ｉｌｌレベルを保持し続
ける。その結果、ＦＦ６はリセットされないので、カウ
ンタ１１は所定値まで計時し、終了信号Ｓｌｌを出力す
ることになる。この終了信号ＳｌｌはＯＲゲート１３と
同１４から出力されるから、切換信号Ｓ１゜が“０”→
“１”となり、またＦＦ６がリセットされ、カウンタ１
１が初期化される。

なお、セクタ内ライトスプライス領域Ｓｄａの開始付近
から終了信号８１１が出力されるまでの期間内では、当
・該位相ロックループはＩＤ部で同期化できた状態の維
持に努めることになることは、前述と同様である。

以上の動作説明から明らかなように、ＦＦ５、および同
１０は全体として第１の制御手段を構成し、ＦＦ６、同
７およびＯＲゲート１３は全体として第２の制御手段を
構成し、ＦＦ８、同９およびＯＲゲート１４は全体とし
て第３の制御手段を構成している。

（発明の効果） 以上説明したように、本発明の位相同期５！振回路によ
れば、セクタ内ライトスプライス領域では同期化対象の
切り換えを行わず、従前の同期状態の維持に努めるよう
にしたので、該領域幅が狭くそれを示す制御信号の信号
レベル保持期間が短い場合でもその後のデータ部にて読
出データへの同期化を円滑に、かつ、迅速になし得、従
来のような続出エラーの発生を防止できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る位相同期発振回路の構
成ブロック図、第２図は制御回路の具体例回路図、第３
図および第４図は動作を説明するタイムチャートである
。 １・・・・・・制御回路、　２・・・・・・位相比較回
路、３・・・・・・ローパスフィルタ、　４・・・・・
・電圧制御発振回路、　５，６，７，８，９．１０・・
・・・・フリップフロップ（ＦＦ）、　１１・・・・・
・カウンタ、１２．１３．１４・・・・・・オア（ＯＲ
）ゲート。 代理人　弁理士　　八　幡　　義　博 ５１０−切換褌号 Ｓ＋ｚ−＝　＞吃叙データ 木登＠の粒相阿朗あｊ辰回玲く構淑側 第　／　図 刺＄ｐ回発の７機、水神］ ＄　２　図

Claims (1)

【特許請求の範囲】
1. 外部から入力される位相同期発振器制御信号の信号レベ
   ル状態に応じて同期化対象が外部から入力される励振用
   クロックとディスク記憶装置の記憶媒体から読み出した
   読出データとのいずれか一方となるようになされた位相
   同期発振回路において；前記同期化対象の切り換え制御
   をするものであって、セクタに前置されるライトスプラ
   イス領域の終了を示す前記位相同期発振器制御信号の信
   号レベル変化に応答して同期化対象を励振用クロックか
   ら読出データへ切り換えさせる第１の制御手段と；セク
   タ内のライトスプライス領域の領域幅よりも大きい所定
   幅に相当する所定時間幅を計時し、終了信号を出力する
   計時手段と；セクタ内のライトスプライス領域の開始を
   示す前記位相同期発振器制御信号の信号レベル変化に応
   答して前記計時手段に計時動作を開始させ、前記終了信
   号の発生以前に位相同期発振器制御信号に信号レベル変
   化があったとき、計時手段を初期化させる第２の制御手
   段と；前記計時手段の初期化後に前記位相同期発振器制
   御信号の信号レベルに変化があったとき、または、該計
   時手段が前記終了信号を出力したとき前記第１の制御手
   段を制御して同期化対象を読出データから励振用クロッ
   クへ切り換えさせる第３の制御手段と；を備えることを
   特徴とする位相同期発振回路。