JPH02248874A - 故障判定システム - Google Patents
故障判定システムInfo
- Publication number
- JPH02248874A JPH02248874A JP1070056A JP7005689A JPH02248874A JP H02248874 A JPH02248874 A JP H02248874A JP 1070056 A JP1070056 A JP 1070056A JP 7005689 A JP7005689 A JP 7005689A JP H02248874 A JPH02248874 A JP H02248874A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- test
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Alarm Systems (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Monitoring And Testing Of Nuclear Reactors (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、原子炉制御保護系等における計測制御装置
の故障の有無を判定する故障判定システムに関するもの
である。
の故障の有無を判定する故障判定システムに関するもの
である。
第６図は、例えば三菱電機技報Ｖｏ１−４９ 、Ｎｏ、
４ ＋１９７５、 Ｐ２Ｓ５−Ｐ３６５に示された
従来の計測制御装置の試験装置を示す回路構成図であり
、図において、１０１ａ〜１０１ｄは保護系チャンネル
の検出器、１０２ａ 〜１０２ｄは計器ラック、１０３
ａ〜１０３ｄはバイステーブル、１０４は安全防護リレ
ーラック、１０５ａ〜１０５ｄはバイステーブルリレー
１０６ａ〜１０６ｄはテスト用スイッチ、１０７はリ
レーロジック回路、１０Ｂはテスト用表示灯、１０９は
抵抗、１１０ａはマスクリレー １１０ｂはマスクリレ
ー１１０ａの接点、１１１ａはスレーブリレー １１１
ｂはスレーブリレー１１１ａの補助接点、１１２ａ、１
１２ｂはリレー用電源ライン、１１３は開閉装置、１１
３ａは開閉装置１１３の投入コイル、１１３ｂは投入コ
イルｌ １３ａ用の電源である。
４ ＋１９７５、 Ｐ２Ｓ５−Ｐ３６５に示された
従来の計測制御装置の試験装置を示す回路構成図であり
、図において、１０１ａ〜１０１ｄは保護系チャンネル
の検出器、１０２ａ 〜１０２ｄは計器ラック、１０３
ａ〜１０３ｄはバイステーブル、１０４は安全防護リレ
ーラック、１０５ａ〜１０５ｄはバイステーブルリレー
１０６ａ〜１０６ｄはテスト用スイッチ、１０７はリ
レーロジック回路、１０Ｂはテスト用表示灯、１０９は
抵抗、１１０ａはマスクリレー １１０ｂはマスクリレ
ー１１０ａの接点、１１１ａはスレーブリレー １１１
ｂはスレーブリレー１１１ａの補助接点、１１２ａ、１
１２ｂはリレー用電源ライン、１１３は開閉装置、１１
３ａは開閉装置１１３の投入コイル、１１３ｂは投入コ
イルｌ １３ａ用の電源である。
原子炉制御保護系の計測制御装置は、プラント運転中で
も定期的にＪａ能の健全性を確認することを要求されて
いる。このため、制御保護系の計測制御装置は冗長化さ
れ、機能確認試験のため上記のような試験装置を内蔵し
ている。
も定期的にＪａ能の健全性を確認することを要求されて
いる。このため、制御保護系の計測制御装置は冗長化さ
れ、機能確認試験のため上記のような試験装置を内蔵し
ている。
次に動作について説明する。検出器１０１ａ〜１０１ｄ
からの信号は計器ランク１０２ ａ〜１０２ｄの各バイ
ステーブル１０３ａ〜１０３ｄでオン／オフ信号に変換
される。バイステーブル１０３ａ〜１０３ｄの出力は安
全防護リレーラックの各バイステーブルリレー１０５ａ
〜１０５ｄを駆動する。原子炉制御保護系などの安全保
護系装置はフェイルセーフとするため、ハイステーブル
リレー１０５ ａ−１０５ｄは正常時励磁としている。
からの信号は計器ランク１０２ ａ〜１０２ｄの各バイ
ステーブル１０３ａ〜１０３ｄでオン／オフ信号に変換
される。バイステーブル１０３ａ〜１０３ｄの出力は安
全防護リレーラックの各バイステーブルリレー１０５ａ
〜１０５ｄを駆動する。原子炉制御保護系などの安全保
護系装置はフェイルセーフとするため、ハイステーブル
リレー１０５ ａ−１０５ｄは正常時励磁としている。
このためバイステーブルリレー１０５ａ〜１０５ｄの接
点および図には記載していない補助リレーで、必要なリ
レーロジック回路１０７を構成し、この出力でマスタリ
レー１１０ａを駆動する。さらに、このマスクリレー１
１０ａの接点１１０ｂはさらにスレーブリレー１１１ａ
を駆動し、続いてこのスレーブリレー１１１ａの補助接
点１ｌｌｂが開閉装置１１３を駆動する。
点および図には記載していない補助リレーで、必要なリ
レーロジック回路１０７を構成し、この出力でマスタリ
レー１１０ａを駆動する。さらに、このマスクリレー１
１０ａの接点１１０ｂはさらにスレーブリレー１１１ａ
を駆動し、続いてこのスレーブリレー１１１ａの補助接
点１ｌｌｂが開閉装置１１３を駆動する。
次に機能確認試験方法を述べる。試験はテスト用スイッ
チ１０６ａ〜１０６ｄのいずれかを手動で押下し、これ
らに対応するバイステーブルリレー １０５ ａ−１０
５ｄを非励磁にして、ロジック条件が成立したことを、
マスクリレー１１０ａが励磁、すなわちテスト用表示灯
１０Ｂが点灯することによって、また、テスト用スイッ
チ１０６を復帰させたことを、マスクリレー１１０ａが
非励磁、すなわちテスト用表示灯１０Ｂが消灯すること
によって確認する。
チ１０６ａ〜１０６ｄのいずれかを手動で押下し、これ
らに対応するバイステーブルリレー １０５ ａ−１０
５ｄを非励磁にして、ロジック条件が成立したことを、
マスクリレー１１０ａが励磁、すなわちテスト用表示灯
１０Ｂが点灯することによって、また、テスト用スイッ
チ１０６を復帰させたことを、マスクリレー１１０ａが
非励磁、すなわちテスト用表示灯１０Ｂが消灯すること
によって確認する。
例えば、リレーロジック回路１０７が２／４０シック回
路であれば、人力信号の組合わせとしては１６通りがあ
る。基本的には、このすべての組合わせを実施しないと
リレーロジック回路が健全であることは確認できない。
路であれば、人力信号の組合わせとしては１６通りがあ
る。基本的には、このすべての組合わせを実施しないと
リレーロジック回路が健全であることは確認できない。
テスト用表示灯１０Ｂは、リレーロジック回路１０７の
内部にも設置することも考えられるが、回路が複雑にな
るとともに設置スペースも問題となるため、リレーロジ
ック回路１０７の最終段に１個設けられている。
内部にも設置することも考えられるが、回路が複雑にな
るとともに設置スペースも問題となるため、リレーロジ
ック回路１０７の最終段に１個設けられている。
従来の計測制御装置の試験装置は以上のように構成され
ているので、この計測制御装置を構成する試験対象回路
が故障の場合、例えばバイステーブルリレー１０５ ａ
−１０５ｄのうちどれが故障かを特定して表示できず、
操作員が不良が発生した人力条件、例えば検出器１０１
ａ−１０１ｄの出力状態から推定したり、実際に回路の
各部の電圧を測定したりする必要があるなどの問題点が
あった。
ているので、この計測制御装置を構成する試験対象回路
が故障の場合、例えばバイステーブルリレー１０５ ａ
−１０５ｄのうちどれが故障かを特定して表示できず、
操作員が不良が発生した人力条件、例えば検出器１０１
ａ−１０１ｄの出力状態から推定したり、実際に回路の
各部の電圧を測定したりする必要があるなどの問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、上記計測制御装置における試験対象回路への
模擬信号の印加によって、各試験対象回路ごとの故障の
有無を正値に判定できる計測制御装置の故障判定システ
ムを得ることを目的とする。
たもので、上記計測制御装置における試験対象回路への
模擬信号の印加によって、各試験対象回路ごとの故障の
有無を正値に判定できる計測制御装置の故障判定システ
ムを得ることを目的とする。
この発明に係る故障判定システムは、試験対象回路の人
力点に対して出力用テストインタフェースから模擬信号
を入力することにより、その試験対象回路の中間点、出
力点から観測データを出力させて、これを入力用テスト
インクフェースに取り込み、一方、上記試験対象回路と
同一ロジックで組まれたプログラムにもとづく入出力デ
ータをマイクロプロセッサ、プロセス入出力部により得
て、この入出力データと上記模擬信号および観測データ
とを、試験対象回路のロジック図とともに、ＣＲＴ表示
器に対応表示させるようにしたものである。
力点に対して出力用テストインタフェースから模擬信号
を入力することにより、その試験対象回路の中間点、出
力点から観測データを出力させて、これを入力用テスト
インクフェースに取り込み、一方、上記試験対象回路と
同一ロジックで組まれたプログラムにもとづく入出力デ
ータをマイクロプロセッサ、プロセス入出力部により得
て、この入出力データと上記模擬信号および観測データ
とを、試験対象回路のロジック図とともに、ＣＲＴ表示
器に対応表示させるようにしたものである。
この発明における故障判定システムは、複数の試験対象
回路の入力点への模擬信号および中間点出力点ごとに得
られた観測データと、試験対象回路と同一のロジックで
組まれたプログラムで実行された入出力データとを、故
障判定装置のＣＲＴ画面上にロジック図とともに表示す
ることにより、上記プログラムで実行された入出力デー
タと異なる観測データが得られたロジック要素を、容易
に見つけられるようにする。
回路の入力点への模擬信号および中間点出力点ごとに得
られた観測データと、試験対象回路と同一のロジックで
組まれたプログラムで実行された入出力データとを、故
障判定装置のＣＲＴ画面上にロジック図とともに表示す
ることにより、上記プログラムで実行された入出力デー
タと異なる観測データが得られたロジック要素を、容易
に見つけられるようにする。
以下、この発明の一実施例を図について説明する。第１
図において、１はソリッドステート式の安全保護シーケ
ンス盤、２は試験対象回路としての半導体ロジック回路
、３はパワーインタフェースカード、４は故障判定装置
で、マイクロプロセンサ、プロセス入出力部（以下、Ｃ
ＰＵ、ＰＩＯという）４ａ、テストインタフェース（出
力）４ｂ、テストインタフェース（人力）４ｃ、ＣＲＴ
インタフェース（通信）４ｄおよびＣＲＴ表示器４ｅか
ら構成される。５は開閉装置で、投入コイル５ａと電源
５ｂとから構成される。ＣＲＴ表示器４ｅはロジック図
、観測データ、内蔵プログラムにもとづく入出力データ
の状態表示を行うもので、必要に応じてＣＲＴインタフ
ェース４ｄに接続する。
図において、１はソリッドステート式の安全保護シーケ
ンス盤、２は試験対象回路としての半導体ロジック回路
、３はパワーインタフェースカード、４は故障判定装置
で、マイクロプロセンサ、プロセス入出力部（以下、Ｃ
ＰＵ、ＰＩＯという）４ａ、テストインタフェース（出
力）４ｂ、テストインタフェース（人力）４ｃ、ＣＲＴ
インタフェース（通信）４ｄおよびＣＲＴ表示器４ｅか
ら構成される。５は開閉装置で、投入コイル５ａと電源
５ｂとから構成される。ＣＲＴ表示器４ｅはロジック図
、観測データ、内蔵プログラムにもとづく入出力データ
の状態表示を行うもので、必要に応じてＣＲＴインタフ
ェース４ｄに接続する。
次に動作について説明する。まず、半導体ロジック回路
２はアンドゲート、オアゲート、２／４等の多数決ロジ
ックや、タイマ回路のモジュールから構成され、図示さ
れていない他装置からの入力信号を受けて、ロジックの
条件が成立した時、パワーインタフェースカーＦ′３に
開閉装置ＭＵ ａｔ 信号を出力する。パワーインクフ
ェースカード３はインターボージングロジック部３ａと
パワー出力部３ｂとから構成され、インターボージング
ロジック部３ａは、開閉装置５や他回路とのインロック
を処理し、パワー出力部３ｂはインターボージングロジ
ック信号を開閉装置５を駆動できるようにパワー増幅す
る。故障判定装置４ばテストインタフェース（出力）４
ｂを通して、半導体ロジック回路２の入力に模擬入力信
号ＳＳを注入し、テストインタフェース（入力）４ｃを
通して、半導体ロジック回路２内の中間点および出力点
の観測データを読み込む。
２はアンドゲート、オアゲート、２／４等の多数決ロジ
ックや、タイマ回路のモジュールから構成され、図示さ
れていない他装置からの入力信号を受けて、ロジックの
条件が成立した時、パワーインタフェースカーＦ′３に
開閉装置ＭＵ ａｔ 信号を出力する。パワーインクフ
ェースカード３はインターボージングロジック部３ａと
パワー出力部３ｂとから構成され、インターボージング
ロジック部３ａは、開閉装置５や他回路とのインロック
を処理し、パワー出力部３ｂはインターボージングロジ
ック信号を開閉装置５を駆動できるようにパワー増幅す
る。故障判定装置４ばテストインタフェース（出力）４
ｂを通して、半導体ロジック回路２の入力に模擬入力信
号ＳＳを注入し、テストインタフェース（入力）４ｃを
通して、半導体ロジック回路２内の中間点および出力点
の観測データを読み込む。
安全保護シーケンス盤ｌでは、他装置からの人力信号は
、接点信号またはオープンコレクタ信号が原則となって
おり、正常運転中、すなわち安全保護動作が要求されな
い状態では、入力信号は通常オフとなっている。
、接点信号またはオープンコレクタ信号が原則となって
おり、正常運転中、すなわち安全保護動作が要求されな
い状態では、入力信号は通常オフとなっている。
テストインタフェース４ｂ、４ｃは、安全保護系回路で
ある半導体ロジック回路２およびパワーインタフェース
カード３と、ＣＰＵ、ＰＩ０４ａとを分離する機能を有
すると共に、ディジタル入力点、ディジタル出力点の数
を削減する機能も有する。
ある半導体ロジック回路２およびパワーインタフェース
カード３と、ＣＰＵ、ＰＩ０４ａとを分離する機能を有
すると共に、ディジタル入力点、ディジタル出力点の数
を削減する機能も有する。
試験対象回路範囲を小さく （分割を細かくし、試験回
路数を増加する）し、信号のフィードバック点を多くす
れば、故障しているハードウェアの特定は容易になるが
、テストインタフェースカードやＰ■０カードが増加し
、試験用データも増加するため、両者のトレードオフを
考えて、試験対象回路の分割や中間信号点を決める必要
がある。
路数を増加する）し、信号のフィードバック点を多くす
れば、故障しているハードウェアの特定は容易になるが
、テストインタフェースカードやＰ■０カードが増加し
、試験用データも増加するため、両者のトレードオフを
考えて、試験対象回路の分割や中間信号点を決める必要
がある。
第２図は第１図の半導体ロジック回路２の１例を示した
ものであり、これが試験対象回路としてのロジック構成
要素ＰＩ、Ｐ２．Ｐ３．Ｐ４からなり、アンドゲート、
オアゲート２ノツトゲート。
ものであり、これが試験対象回路としてのロジック構成
要素ＰＩ、Ｐ２．Ｐ３．Ｐ４からなり、アンドゲート、
オアゲート２ノツトゲート。
多数決ロジックおよびタイマ等の各回路をロジ・ンクモ
ジュールとして構成したものである。ＴＰＩ〜ＴＰ８は
前記ロジックモジュールの人出カラインに接続したテス
トポイントである。第２図の半導体ロジック回路２の全
体を被試験対象としだとき、テストポイントＴＰＩ〜Ｔ
Ｐ ４が模擬信号注入点となり、テストポイントＴＰ
５〜ＴＰＩＩＩが中Ｌ’？および出力信号の観測点とな
る。
ジュールとして構成したものである。ＴＰＩ〜ＴＰ８は
前記ロジックモジュールの人出カラインに接続したテス
トポイントである。第２図の半導体ロジック回路２の全
体を被試験対象としだとき、テストポイントＴＰＩ〜Ｔ
Ｐ ４が模擬信号注入点となり、テストポイントＴＰ
５〜ＴＰＩＩＩが中Ｌ’？および出力信号の観測点とな
る。
第３図は第２図の半導体ロジック回路２のロジック構成
要素ＰＩ−Ｐ４に具体的ロジックを適用したものである
。すなわち、ロジック構成要素Ｐｌはアンドゲート、Ｐ
２はオアゲート、Ｐ３はノットゲート、Ｐ４はアンドゲ
ートである。また、この発明では第１図の故障判定装置
４にも第３図で示すロジックと同じ動作を行うプログラ
ムを内蔵し、ＴＰＩ〜ＴＰ４に対応するデータには印加
した模擬信号と同じ入力出力データをセットしてプログ
ラムを実行する。そして、テストポイントＴＰ５〜ＴＰ
Ｏに対応する点のプログラム実行結果を確認できるよう
にしておく。一方、第１図のＣＲＴ表示器４ｅには、第
３図と同じロジック図を表示しておき、実際に注入され
た模擬信号と中間点および出力点で観測された観測デー
タ、そしてプログラムによる入出力データをロジック図
上に同時に表示できるようにしておく。例えば、第４図
に示すように、実際のロジック回路に注入した模擬信号
と中間点、出力点より観測された観測データは実線で示
し、内蔵したプログラムによる入出力データの状態は破
線で表わすようにし、さらにＯＮ信号は黄色のラインで
、ＯＦＦ信号は緑のラインで表わすようにしてお（。こ
のようにしておけば、実線と破線との信号状態が異なる
箇所を視覚的に即座に発見でき、故障しているロジック
構成要素を容易に判定することができる。
要素ＰＩ−Ｐ４に具体的ロジックを適用したものである
。すなわち、ロジック構成要素Ｐｌはアンドゲート、Ｐ
２はオアゲート、Ｐ３はノットゲート、Ｐ４はアンドゲ
ートである。また、この発明では第１図の故障判定装置
４にも第３図で示すロジックと同じ動作を行うプログラ
ムを内蔵し、ＴＰＩ〜ＴＰ４に対応するデータには印加
した模擬信号と同じ入力出力データをセットしてプログ
ラムを実行する。そして、テストポイントＴＰ５〜ＴＰ
Ｏに対応する点のプログラム実行結果を確認できるよう
にしておく。一方、第１図のＣＲＴ表示器４ｅには、第
３図と同じロジック図を表示しておき、実際に注入され
た模擬信号と中間点および出力点で観測された観測デー
タ、そしてプログラムによる入出力データをロジック図
上に同時に表示できるようにしておく。例えば、第４図
に示すように、実際のロジック回路に注入した模擬信号
と中間点、出力点より観測された観測データは実線で示
し、内蔵したプログラムによる入出力データの状態は破
線で表わすようにし、さらにＯＮ信号は黄色のラインで
、ＯＦＦ信号は緑のラインで表わすようにしてお（。こ
のようにしておけば、実線と破線との信号状態が異なる
箇所を視覚的に即座に発見でき、故障しているロジック
構成要素を容易に判定することができる。
なお、上記実施例ではロジック回路の故障判定を行う場
合について述べたが、微分、積分、−次遅れなどのあア
ナログ回路の場合も試験対象回路と同し動きをプログラ
ムで実現できれば、Ｃｆ？Ｔ表示器４ｅには微分要素、
積分要素、−次遅れ要素などをパッケージとして表示で
き、さらにアナログ回路に印加、観測された電圧はＣＲ
Ｔ表示器４ｅ上のアナログ回路構成要素の入出カライン
上にそれぞれ数値表示することもできる。この場合、第
５図に示すように、回路構成要素５１，５２゜５３を持
った試験対象回路に印加、観測された電圧値は、各ライ
ンの上に、プログラムの入出力データは各ラインの下に
カッコで囲んで、それぞれ表示するなどの方法が考えら
れる。
合について述べたが、微分、積分、−次遅れなどのあア
ナログ回路の場合も試験対象回路と同し動きをプログラ
ムで実現できれば、Ｃｆ？Ｔ表示器４ｅには微分要素、
積分要素、−次遅れ要素などをパッケージとして表示で
き、さらにアナログ回路に印加、観測された電圧はＣＲ
Ｔ表示器４ｅ上のアナログ回路構成要素の入出カライン
上にそれぞれ数値表示することもできる。この場合、第
５図に示すように、回路構成要素５１，５２゜５３を持
った試験対象回路に印加、観測された電圧値は、各ライ
ンの上に、プログラムの入出力データは各ラインの下に
カッコで囲んで、それぞれ表示するなどの方法が考えら
れる。
以上のように、この発明によれば、試験対象回路をＣＲ
Ｔ表示器上に表示し、さらに試験用に印加した模擬信号
および観測された信号の状態と、内蔵プログラムの実行
により得られた試験対象回路の正しい入出力信号の状態
とを、同時にＣＲＴ表示器上に表示できるように構成し
たので、視覚により容易に試験対象回路の故障箇所を判
定することができるものが得られる効果がある。
Ｔ表示器上に表示し、さらに試験用に印加した模擬信号
および観測された信号の状態と、内蔵プログラムの実行
により得られた試験対象回路の正しい入出力信号の状態
とを、同時にＣＲＴ表示器上に表示できるように構成し
たので、視覚により容易に試験対象回路の故障箇所を判
定することができるものが得られる効果がある。
第１図はこの発明の一実施例による故障判定システムを
示すブロック接続図、第２図はこの発明における試験対
象回路を示すブロック接続図、第３図は第２図の試験対
象回路を具体的に示すロジック回路図、第４図は第３図
のロジック回路を故障判定装置のＣＲＴ表示器に表示し
た状態を示す表示図、第５図はこの発明をアナログ回路
に適用した場合に、このアナログ回路を故障判定装置の
ＣＲＴ表示器に表示した状態を示す表示図、第６図は従
来の試験回路を内蔵した計測制御装置を示すブロック接
続図である。 ２は試験対象回路、４ａはマイクロプロセッサ。 プロセス入出力部、４ｂは出力用テストインタフェース
、４Ｃは入力用テストインタフェース、４ｅはＣＲＴ表
示器。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第 図 第 図 第 図 第 図
示すブロック接続図、第２図はこの発明における試験対
象回路を示すブロック接続図、第３図は第２図の試験対
象回路を具体的に示すロジック回路図、第４図は第３図
のロジック回路を故障判定装置のＣＲＴ表示器に表示し
た状態を示す表示図、第５図はこの発明をアナログ回路
に適用した場合に、このアナログ回路を故障判定装置の
ＣＲＴ表示器に表示した状態を示す表示図、第６図は従
来の試験回路を内蔵した計測制御装置を示すブロック接
続図である。 ２は試験対象回路、４ａはマイクロプロセッサ。 プロセス入出力部、４ｂは出力用テストインタフェース
、４Ｃは入力用テストインタフェース、４ｅはＣＲＴ表
示器。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第 図 第 図 第 図 第 図
Claims (1)
- 複数の試験対象から構成される試験対象回路と、この試
験対象回路の入力点に対し模擬信号を出力する出力用テ
ストインタフェースと、上記試験対象回路の中間点、出
力点に得られた観測データを取り込む入力用テストイン
タフェースと、上記試験対象回路と同一ロジックで組ま
れたプログラムによる入出力データを得るマイクロプロ
セッサ、プロセス入出力部と、このマイクロプロセッサ
、プロセス入出力部の入出力データ、上記試験対象回路
における上記模擬信号および観測データとを、この試験
対象回路のロジック図とともに対応表示するＣＲＴ表示
器とを備えた故障判定システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070056A JPH02248874A (ja) | 1989-03-22 | 1989-03-22 | 故障判定システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070056A JPH02248874A (ja) | 1989-03-22 | 1989-03-22 | 故障判定システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02248874A true JPH02248874A (ja) | 1990-10-04 |
Family
ID=13420513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070056A Pending JPH02248874A (ja) | 1989-03-22 | 1989-03-22 | 故障判定システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02248874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011220784A (ja) * | 2010-04-08 | 2011-11-04 | Hitachi Ltd | 原子炉手動操作装置 |
| CN103794255A (zh) * | 2012-10-31 | 2014-05-14 | 中国广东核电集团有限公司 | 一种核电站反应堆保护系统t3试验回路及其优化方法 |
-
1989
- 1989-03-22 JP JP1070056A patent/JPH02248874A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011220784A (ja) * | 2010-04-08 | 2011-11-04 | Hitachi Ltd | 原子炉手動操作装置 |
| CN103794255A (zh) * | 2012-10-31 | 2014-05-14 | 中国广东核电集团有限公司 | 一种核电站反应堆保护系统t3试验回路及其优化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5113134A (en) | Integrated test circuit for display devices such as LCD's | |
| US3892954A (en) | Programmable, tester for protection and safeguards logic functions | |
| EP0192027B1 (en) | Testable, "fault-tolerant" power interface circuit for controlling plant process equipment | |
| CA2326248A1 (en) | Methods and apparatus for generating maintenance messages | |
| JPH0652286B2 (ja) | 電源インタ−フエ−ス回路の検査装置 | |
| US4683105A (en) | Testable, fault-tolerant power interface circuit for normally de-energized loads | |
| KR101902577B1 (ko) | 부품을 포함하는 제어 시스템의 기능 검사 방법 | |
| CN218037769U (zh) | 一种逻辑控制单元lcu类车试验平台 | |
| JPH01202624A (ja) | 計測制御装置の故障判定方法 | |
| RU2052828C1 (ru) | Устройство диагностирования комплекса узлов контроля и управления с их резервированием подменным блоком | |
| RU2077063C1 (ru) | Способ контроля работоспособности цепей сбора измерительной информации | |
| US20020007224A1 (en) | Method for monitoring an output unit | |
| Cohen et al. | Analysis and aiding the human operator in electronics assembly | |
| JP2763146B2 (ja) | ディジタル保護リレー装置 | |
| RU2109318C1 (ru) | Автоматическое контрольное устройство | |
| JPH0668689B2 (ja) | ２アウトオブ４回路 | |
| JPH03215114A (ja) | 点検機能付保護継電装置 | |
| RU2413271C1 (ru) | Устройство для контроля основных параметров и исправности платы электронной системы управления, датчика тока и выключателя | |
| IT8347905A1 (it) | Dispositivo di comando per impianti regolatori o di comando, ad esempio per veicoli su rotaie od altri apparecchi da regolare o comandare | |
| JPH01284904A (ja) | プラントのインターロックバイパス方法 | |
| CN202033653U (zh) | 一种基于同构多核架构的燃气用具数控系统 | |
| JPH03138831A (ja) | リレーシーケンス回路の診断方法および装置 | |
| JPS6488169A (en) | Diagnosing device for majority deciding circuit | |
| WO2025017495A1 (en) | Improved status monitoring device for monitoring the status of an actuator | |
| SU1046716A2 (ru) | Устройство дл автоматического контрол электрических цепей |