JPH0225291B2 - - Google Patents
Info
- Publication number
- JPH0225291B2 JPH0225291B2 JP60118479A JP11847985A JPH0225291B2 JP H0225291 B2 JPH0225291 B2 JP H0225291B2 JP 60118479 A JP60118479 A JP 60118479A JP 11847985 A JP11847985 A JP 11847985A JP H0225291 B2 JPH0225291 B2 JP H0225291B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- resistors
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ化された双安定マルチバ
イブレータを含む波形整形回路に関する。
イブレータを含む波形整形回路に関する。
従来から分周回路等には双安定マルチバイブレ
ータが用いられており、その内でも回路構成が簡
単で外部負荷の変化に安定性の大きい固定バイア
スを用いた飽和形が多い。この双安定マルチバイ
ブレータと双安定マルチバイブレータを駆動する
トリガ回路とを含めて波形整形回路を構成してい
る。
ータが用いられており、その内でも回路構成が簡
単で外部負荷の変化に安定性の大きい固定バイア
スを用いた飽和形が多い。この双安定マルチバイ
ブレータと双安定マルチバイブレータを駆動する
トリガ回路とを含めて波形整形回路を構成してい
る。
第１図は、従来の波形整形回路の一例を示し、
図において第一および第二のトランジスタ１０お
よび１１と抵抗６，７，８および９とで双安定マ
ルチバイブレータを構成し、端子１および２は電
源端子であり、通常端子２は接地されており、端
子４および５は出力端子である。第三および第四
のトランジスタ１２および１３と抵抗１４および
１５とでトリガ回路を構成しており、トランジス
タ１０および１１を駆動するためのものであり、
端子３はトリガ信号入力印加端子である。トラン
ジスタ１０および１１のエミツタは接地されてお
り、トランジスタ１０のコレクタは抵抗６を通し
て電源端子１に接続されるとともに出力端子４に
接続されている。トランジスタ１１のコレクタは
抵抗７を通して電源端子１に接続されるとともに
出力端子５に接続されている。トランジスタ１０
および１１のベースは抵抗８および９を通してト
ランジスタ１１および１０のコレクタに接続され
ている。トランジスタ１２および１３のエミツタ
はトランジスタ１１および１０のベースに接続さ
れており、トランジスタ１２および１３のベース
はトランジスタ１３および１２のコレクタに接続
されておりトランジスタ１２および１３のコレク
タは抵抗１４および１５を通して入力端子３に接
続されている。上記回路構成においてトランジス
タ１０と１１，１２と１３の特性が揃つており抵
抗６と７、８と９および１４と１５の抵抗値がほ
ぼ同等であることが好ましい。
図において第一および第二のトランジスタ１０お
よび１１と抵抗６，７，８および９とで双安定マ
ルチバイブレータを構成し、端子１および２は電
源端子であり、通常端子２は接地されており、端
子４および５は出力端子である。第三および第四
のトランジスタ１２および１３と抵抗１４および
１５とでトリガ回路を構成しており、トランジス
タ１０および１１を駆動するためのものであり、
端子３はトリガ信号入力印加端子である。トラン
ジスタ１０および１１のエミツタは接地されてお
り、トランジスタ１０のコレクタは抵抗６を通し
て電源端子１に接続されるとともに出力端子４に
接続されている。トランジスタ１１のコレクタは
抵抗７を通して電源端子１に接続されるとともに
出力端子５に接続されている。トランジスタ１０
および１１のベースは抵抗８および９を通してト
ランジスタ１１および１０のコレクタに接続され
ている。トランジスタ１２および１３のエミツタ
はトランジスタ１１および１０のベースに接続さ
れており、トランジスタ１２および１３のベース
はトランジスタ１３および１２のコレクタに接続
されておりトランジスタ１２および１３のコレク
タは抵抗１４および１５を通して入力端子３に接
続されている。上記回路構成においてトランジス
タ１０と１１，１２と１３の特性が揃つており抵
抗６と７、８と９および１４と１５の抵抗値がほ
ぼ同等であることが好ましい。
かかる波形整形回路の動作は以下の如くであ
る。第一のトランジスタ１０がオンのときには、
第二のトランジスタ１１のベースにはトランジス
タ１０の飽和電圧を抵抗８を通した電圧が印加さ
れているが、飽和電圧に対してトランジスタのベ
ース・エミツタ間順方向電圧が十分大きいためト
ランジスタ１１はオフとなり、トランジスタ１０
のベースには抵抗７および９で決まる電流が流れ
つづけ、一つの安定状態にある。いま入力端子３
に正のトリガ信号を加えたとすると、トランジス
タ１２および１３のエミツタ電位を比較するとト
ランジスタ１３のエミツタ電位の方が高いためト
ランジスタ１２がオンしてコレクタには抵抗１４
で決まる電流がベースには抵抗１５で決まる電流
がそれぞれ流れその和電流がエミツタを通してト
ランジスタ１１のベースに流れ込むためトランジ
スタ１１は強制的にオンになる。このときトラン
ジスタ１１のコレクタ電位は下がり、この電圧は
トランジスタ１０のベースに伝えられてこのトラ
ンジスタ１０のコレクタ電流を減らすように働
き、この電流変化は抵抗６により検出されてトラ
ンジスタ１１のベース電流を増すように働くの
で、最終的には、トランジスタ１０がオフでトラ
ンジスタ１１がオンという状態で安定する。この
ときトランジスタ１３はオフ状態にある。
る。第一のトランジスタ１０がオンのときには、
第二のトランジスタ１１のベースにはトランジス
タ１０の飽和電圧を抵抗８を通した電圧が印加さ
れているが、飽和電圧に対してトランジスタのベ
ース・エミツタ間順方向電圧が十分大きいためト
ランジスタ１１はオフとなり、トランジスタ１０
のベースには抵抗７および９で決まる電流が流れ
つづけ、一つの安定状態にある。いま入力端子３
に正のトリガ信号を加えたとすると、トランジス
タ１２および１３のエミツタ電位を比較するとト
ランジスタ１３のエミツタ電位の方が高いためト
ランジスタ１２がオンしてコレクタには抵抗１４
で決まる電流がベースには抵抗１５で決まる電流
がそれぞれ流れその和電流がエミツタを通してト
ランジスタ１１のベースに流れ込むためトランジ
スタ１１は強制的にオンになる。このときトラン
ジスタ１１のコレクタ電位は下がり、この電圧は
トランジスタ１０のベースに伝えられてこのトラ
ンジスタ１０のコレクタ電流を減らすように働
き、この電流変化は抵抗６により検出されてトラ
ンジスタ１１のベース電流を増すように働くの
で、最終的には、トランジスタ１０がオフでトラ
ンジスタ１１がオンという状態で安定する。この
ときトランジスタ１３はオフ状態にある。
上記の動作を第２図に示すトリガ信号を加えた
場合について説明する。
場合について説明する。
第２図に示すトリガ信号２０は繰り返し周波数
１／Ｔでこの値は双安定マルチバイブレータの動
作がそれ以上の周波数で不安定となる分解能周波
数mより充分小さな値であり、正のバイレベル
期間の時間をtH、接地電位付近のロウレベル期間
の時間をtLとし、振幅をＡで表わされる信号であ
る。出力端子４の信号状態は出力信号２４として
表わされ、振幅Ｂで繰り返し周波数１／2Tであ
る。すなわち、今パルス信号２０がロウレベル期
間にトランジスタ１０がオンしトランジスタ１１
がオフの安定状態にあるとし、パルス信号がハイ
レベルに増大する瞬間トランジスタ１２がオンす
ることによりトランジスタ１１がオン、トランジ
スタ１０がオフの安定状態に転移し、パルス信号
２０のハイレベルの期間トランジスタ１２はオン
しておりロウレベルに減少した瞬間トランジスタ
１２はオフするが、双安定マルチバイブレータの
一つの安定状態は続く。
１／Ｔでこの値は双安定マルチバイブレータの動
作がそれ以上の周波数で不安定となる分解能周波
数mより充分小さな値であり、正のバイレベル
期間の時間をtH、接地電位付近のロウレベル期間
の時間をtLとし、振幅をＡで表わされる信号であ
る。出力端子４の信号状態は出力信号２４として
表わされ、振幅Ｂで繰り返し周波数１／2Tであ
る。すなわち、今パルス信号２０がロウレベル期
間にトランジスタ１０がオンしトランジスタ１１
がオフの安定状態にあるとし、パルス信号がハイ
レベルに増大する瞬間トランジスタ１２がオンす
ることによりトランジスタ１１がオン、トランジ
スタ１０がオフの安定状態に転移し、パルス信号
２０のハイレベルの期間トランジスタ１２はオン
しておりロウレベルに減少した瞬間トランジスタ
１２はオフするが、双安定マルチバイブレータの
一つの安定状態は続く。
次のハイレベルのパルス信号２０により、トラ
ンジスタ１３がオンして、上述したものとまつた
く対称の動作を経て元の安定状態に戻る。この様
なトランジスタ１０（あるいは１１）のオン、オ
フの状態が期間Ｔごとにいれかわり繰り返し周波
数１／2Tの方形波出力信号２４が端子４および５よ り出力される。またトランジスタ１２（あるいは
１３）はある（tH1）期間オン状態の後は次の
（tL1＋tH2＋tL2）期間カツトオフ状態にある。
ンジスタ１３がオンして、上述したものとまつた
く対称の動作を経て元の安定状態に戻る。この様
なトランジスタ１０（あるいは１１）のオン、オ
フの状態が期間Ｔごとにいれかわり繰り返し周波
数１／2Tの方形波出力信号２４が端子４および５よ り出力される。またトランジスタ１２（あるいは
１３）はある（tH1）期間オン状態の後は次の
（tL1＋tH2＋tL2）期間カツトオフ状態にある。
かかる波形整形回路においてロウレベル期間tL
の短かい、すなわちデウテイサイクルtH／Ｔの大
きいパルス信号２０が印加されるとハイレベル期
間tHのときオンしているトランジスタ１２（ある
いは１３）がロウレベルにパルス信号２０が減少
してもトランジスタ１２（あるいは１３）がオン
状態にあり次のハイレベルのパルス信号時にもト
ランジスタ１２（あるいは１３）がオン状態を持
続し、双安定マルチバイブレータが転移しないこ
ととなる。これはハイレベル期間tHに飽和状態に
あるトランジスタ１２（あるいは１３）が駆動信
号のないロウレベル期間にその蓄積時間だけ飽和
状態にあり、それを経てオフ状態となるが、この
蓄積時間に対してロウレベル期間tLの方が短かい
パルス信号においてはトランジスタ１２（あるい
は１３）が常に飽和状態にあり、双安定マルチバ
イブレータを構成するトランジスタ１０および１
１の片側のトランジスタ１１（あるいは１０）に
のみ駆動することとなり双安定マルチバイブレー
タは一つの安定状態を維持してしまうこととな
る。
の短かい、すなわちデウテイサイクルtH／Ｔの大
きいパルス信号２０が印加されるとハイレベル期
間tHのときオンしているトランジスタ１２（ある
いは１３）がロウレベルにパルス信号２０が減少
してもトランジスタ１２（あるいは１３）がオン
状態にあり次のハイレベルのパルス信号時にもト
ランジスタ１２（あるいは１３）がオン状態を持
続し、双安定マルチバイブレータが転移しないこ
ととなる。これはハイレベル期間tHに飽和状態に
あるトランジスタ１２（あるいは１３）が駆動信
号のないロウレベル期間にその蓄積時間だけ飽和
状態にあり、それを経てオフ状態となるが、この
蓄積時間に対してロウレベル期間tLの方が短かい
パルス信号においてはトランジスタ１２（あるい
は１３）が常に飽和状態にあり、双安定マルチバ
イブレータを構成するトランジスタ１０および１
１の片側のトランジスタ１１（あるいは１０）に
のみ駆動することとなり双安定マルチバイブレー
タは一つの安定状態を維持してしまうこととな
る。
トランジスタの蓄積時間は、その素子の構造条
件、（例えばエピタキシヤル層厚等）特性（例え
ばエミツタ接地順方向電流増幅率hFE等）および
回路条件等により定まる。第３図は横軸にパルス
信号のロウレベル期間tLをとり、縦軸にパルス信
号の振幅をとつたときの双安定マルチバイブレー
タの安定動作領域を示す図であり、領域イが従来
の波形整形回路の安定動作領域である。第３図の
領域イの示す如く、同じ安定動作領域であつて
も、パルス信号のロウレベル期間tLが小さいとこ
ろではパルス信号の振幅範囲は狭くなる。これは
領域イの部分より小さい振幅では、双安定マルチ
バイブレータの安定状態を反転させるだけの駆動
電流が足りないためであり、又より大きい振幅で
は上述したトランジスタ１２（あるいは１３）の
蓄積時間がパルス信号のロウレベル期間tLより大
きいため常にトランジスタ１２（あるいは１３）
が飽和状態にあり双安定マルチバイブレータが反
転しないことを示すものである。
件、（例えばエピタキシヤル層厚等）特性（例え
ばエミツタ接地順方向電流増幅率hFE等）および
回路条件等により定まる。第３図は横軸にパルス
信号のロウレベル期間tLをとり、縦軸にパルス信
号の振幅をとつたときの双安定マルチバイブレー
タの安定動作領域を示す図であり、領域イが従来
の波形整形回路の安定動作領域である。第３図の
領域イの示す如く、同じ安定動作領域であつて
も、パルス信号のロウレベル期間tLが小さいとこ
ろではパルス信号の振幅範囲は狭くなる。これは
領域イの部分より小さい振幅では、双安定マルチ
バイブレータの安定状態を反転させるだけの駆動
電流が足りないためであり、又より大きい振幅で
は上述したトランジスタ１２（あるいは１３）の
蓄積時間がパルス信号のロウレベル期間tLより大
きいため常にトランジスタ１２（あるいは１３）
が飽和状態にあり双安定マルチバイブレータが反
転しないことを示すものである。
このように、従来の双安定マルチバイブレータ
とトリガ回路を含む波形整形回路においては、パ
ルス信号のデウテイサイクルが大となると双安定
マルチバイブレータの転移が行なわれず分周機能
を失うという欠点を有していた。更にパルス信号
のデウテイサイクルがやや小となつてもパルス信
号の振幅の変動に対して同じく双安定マルチバイ
ブレータが転移せず、パルス信号の振幅設定に非
常に困難となる。
とトリガ回路を含む波形整形回路においては、パ
ルス信号のデウテイサイクルが大となると双安定
マルチバイブレータの転移が行なわれず分周機能
を失うという欠点を有していた。更にパルス信号
のデウテイサイクルがやや小となつてもパルス信
号の振幅の変動に対して同じく双安定マルチバイ
ブレータが転移せず、パルス信号の振幅設定に非
常に困難となる。
本発明は上記の欠点に鑑み簡単な回路構成でパ
ルス信号のデウテイサイクルを大きくとつても更
にパルス信号の振幅の変動に対しても双安定マル
チバイブレータの転移が行なわれ、分周機能を有
するとともにパルス信号の振幅設定も容易となる
波形整形回路を得ることにある。
ルス信号のデウテイサイクルを大きくとつても更
にパルス信号の振幅の変動に対しても双安定マル
チバイブレータの転移が行なわれ、分周機能を有
するとともにパルス信号の振幅設定も容易となる
波形整形回路を得ることにある。
本発明によれば、第一および第二のトランジス
タを含む双安定マルチバイブレータと、第三およ
び第四のトランジスタを含むトリガ回路とで構成
した波形整形回路において、第三のトランジスタ
はそのエミツタが第二のトランジスタのベースに
接続され、ベースが第四のトランジスタのコレク
タに接続されており、第四のトランジスタはその
エミツタが第一のトランジスタのベースに接続さ
れ、ベースが第三のトランジスタのコレクタにベ
ースを接続されており、第三および第四のトラン
ジスタのコレクタには第一および第二の抵抗の一
端が夫々接続されており、これら第一および第二
の抵抗の他端共通接続点とトリガ入力端子との間
に第三の抵抗が接続されていることを特徴とする
波形整形回路が得られる。
タを含む双安定マルチバイブレータと、第三およ
び第四のトランジスタを含むトリガ回路とで構成
した波形整形回路において、第三のトランジスタ
はそのエミツタが第二のトランジスタのベースに
接続され、ベースが第四のトランジスタのコレク
タに接続されており、第四のトランジスタはその
エミツタが第一のトランジスタのベースに接続さ
れ、ベースが第三のトランジスタのコレクタにベ
ースを接続されており、第三および第四のトラン
ジスタのコレクタには第一および第二の抵抗の一
端が夫々接続されており、これら第一および第二
の抵抗の他端共通接続点とトリガ入力端子との間
に第三の抵抗が接続されていることを特徴とする
波形整形回路が得られる。
上記従来の波形整形回路におけるトリガ回路の
第三あるいは第四のトランジスタ１２，１３が飽
和状態を持続するため双安定マルチバイブレータ
が転移せず分周機能を失うということは第三およ
び第四のトランジスタ１２，１３が飽和したとき
の蓄積時間がパルス信号２０のロウレベル期間tL
より大であることが原因であるから、第一乃至第
三の抵抗によつてパルス信号２０のハイレベル期
間に第三あるいは第四のトランジスタ１２，１３
が飽和しない様にして、この蓄積時間を減少する
ことにより解決できる。
第三あるいは第四のトランジスタ１２，１３が飽
和状態を持続するため双安定マルチバイブレータ
が転移せず分周機能を失うということは第三およ
び第四のトランジスタ１２，１３が飽和したとき
の蓄積時間がパルス信号２０のロウレベル期間tL
より大であることが原因であるから、第一乃至第
三の抵抗によつてパルス信号２０のハイレベル期
間に第三あるいは第四のトランジスタ１２，１３
が飽和しない様にして、この蓄積時間を減少する
ことにより解決できる。
以下本発明に係る波形整形回路を実施例に基づ
き図面を参照しながら説明する。
き図面を参照しながら説明する。
この発明の波形整形回路のその一実施例を第４
図に示すが、従来の波形整形回路（第１図参照）
と同一箇所は同一符号を付してあり、異なるとこ
ろは第一および第二の抵抗１４および１５の接続
点を第四の抵抗１７を通して入力端子３に接続し
たことである。第５図の実施例において、トリガ
回路の動作は正のパルス信号が加えられたときト
ランジスタ１２がオンした場合は、そのコレクタ
電流およびベース電流は入力端子３から抵抗１７
を通した後抵抗１４および１５を通して供給され
ることとなり、トランジスタ１３がオンした場合
はそのコレクタ電流およびベース電流は入力端子
３から抵抗１７を通した後、抵抗１５および１４
を通して供給されることとなる。このため正のパ
ルス信号印加時の抵抗１４および１５の接続点の
電圧は抵抗１７で決まり、その値はトランジスタ
１２（あるいは１３）のベース電圧より高く更に
トランジスタ１２（あるいは１３）のコレクタ電
圧は抵抗１４で決まる電圧だけ抵抗１４および１
５の接続点の電圧より低くなる。即ちVBE12(13)＞
VCE12(13)＞Vsat12(13)となる様抵抗１４，１５およ
び１７を適切に設定することによりトランジスタ
１２（あるいは１３）がオンしても飽和しないた
め第４図の実施例と同様トランジスタ１２（ある
いは１３）の蓄積時間を極めて減少することがで
き、デウテイサイクルの大きい振幅の大なパルス
信号においても充分安定な波形整形回路を得るこ
とができる。
図に示すが、従来の波形整形回路（第１図参照）
と同一箇所は同一符号を付してあり、異なるとこ
ろは第一および第二の抵抗１４および１５の接続
点を第四の抵抗１７を通して入力端子３に接続し
たことである。第５図の実施例において、トリガ
回路の動作は正のパルス信号が加えられたときト
ランジスタ１２がオンした場合は、そのコレクタ
電流およびベース電流は入力端子３から抵抗１７
を通した後抵抗１４および１５を通して供給され
ることとなり、トランジスタ１３がオンした場合
はそのコレクタ電流およびベース電流は入力端子
３から抵抗１７を通した後、抵抗１５および１４
を通して供給されることとなる。このため正のパ
ルス信号印加時の抵抗１４および１５の接続点の
電圧は抵抗１７で決まり、その値はトランジスタ
１２（あるいは１３）のベース電圧より高く更に
トランジスタ１２（あるいは１３）のコレクタ電
圧は抵抗１４で決まる電圧だけ抵抗１４および１
５の接続点の電圧より低くなる。即ちVBE12(13)＞
VCE12(13)＞Vsat12(13)となる様抵抗１４，１５およ
び１７を適切に設定することによりトランジスタ
１２（あるいは１３）がオンしても飽和しないた
め第４図の実施例と同様トランジスタ１２（ある
いは１３）の蓄積時間を極めて減少することがで
き、デウテイサイクルの大きい振幅の大なパルス
信号においても充分安定な波形整形回路を得るこ
とができる。
上記説明では第一、第二、第三、および第四の
トランジスタはNPN型トランジスタを用いて記
述したが、これらトランジスタをPNP型トラン
ジスタを用いた場合でも本発明が有効であり同様
の効果が得られることは言うまでもない。
トランジスタはNPN型トランジスタを用いて記
述したが、これらトランジスタをPNP型トラン
ジスタを用いた場合でも本発明が有効であり同様
の効果が得られることは言うまでもない。
以上の如く本発明によれば非常に簡単な構成で
従来の波形整形回路機能を損うことなくデウテイ
サイクルの大きいパルス信号時でも安定な回路動
作を行うことができる。
従来の波形整形回路機能を損うことなくデウテイ
サイクルの大きいパルス信号時でも安定な回路動
作を行うことができる。
また本発明による波形整形回路では振幅の大き
いパルス信号時でも安定動作が得られるため、電
源電圧、周囲温度および素子のバラ付き等で起る
振幅の変動に対しても安定であるため波形整形回
路を構成する素子の設定も容易となる。
いパルス信号時でも安定動作が得られるため、電
源電圧、周囲温度および素子のバラ付き等で起る
振幅の変動に対しても安定であるため波形整形回
路を構成する素子の設定も容易となる。
さらにこの発明による波形整形回路は集積回路
化する場合に有効である。すなわち、集積回路で
得られるコンデンサの容量はせいぜい数10PF程度
であり、このコンデンサを含まないトランジスタ
と抵抗のみで構成することができ、また同一半導
体集積回路基板上で隣接配置したトランジスタあ
るいは抵抗は特性が揃つたものが得られるからで
ある。
化する場合に有効である。すなわち、集積回路で
得られるコンデンサの容量はせいぜい数10PF程度
であり、このコンデンサを含まないトランジスタ
と抵抗のみで構成することができ、また同一半導
体集積回路基板上で隣接配置したトランジスタあ
るいは抵抗は特性が揃つたものが得られるからで
ある。
第１図は従来の波形整形回路の回路図であり、
第２図はトリガパルス信号および出力信号の時間
に対する振幅の図であり、第３図はこの発明の効
果を説明するための時間（パルス信号のロウレベ
ル期間）に対するパルス信号の振幅で安定動作領
域を示すグラフであり、第４図はこの発明による
波形整形回路の一実施例を示す回路図である。 １，２……電源端子、３……入力端子、４，５
……出力端子、６，７，８，９，１４，１５，１
７……抵抗、１０，１１，１２，１３……トラン
ジスタ。
第２図はトリガパルス信号および出力信号の時間
に対する振幅の図であり、第３図はこの発明の効
果を説明するための時間（パルス信号のロウレベ
ル期間）に対するパルス信号の振幅で安定動作領
域を示すグラフであり、第４図はこの発明による
波形整形回路の一実施例を示す回路図である。 １，２……電源端子、３……入力端子、４，５
……出力端子、６，７，８，９，１４，１５，１
７……抵抗、１０，１１，１２，１３……トラン
ジスタ。
Claims (1)
- １ 第一および第二のトランジスタを有し、前記
第一のトランジスタのベースおよびコレクタが前
記第二のトランジスタのコレクタおよびベースに
夫夫結合された双安定マルチバイブレータと、第
三および第四のトランジスタ、第一および第二の
抵抗ならびにトリガ入力端子を有し、前記トリガ
入力端子に供給されたトリガ信号に応答して前記
双安定マルチバイブレータをトリガするトリガ回
路とを備え、前記第三のトランジスタのベースお
よびコレクタは前記第四のトランジスタのコレク
タおよびベースに夫々結合され、前記第三のトラ
ンジスタのコレクターエミツタ導電路は前記第一
の抵抗の一端と前記第一のトランジスタのベース
との間に設けられ、前記第四のトランジスタのコ
レクターエミツタ導電路は前記第二の抵抗の一端
と前記第二のトランジスタとベースとの間に設け
られ、前記第一および第二の抵抗の他端は共通接
続されている波形整形回路において、前記第一お
よび第二の抵抗の他端の共通接続点と前記トリガ
入力端子との間に前記第三および第四のトランジ
スタの飽和防止用の第三の抵抗が接続されている
ことを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP214778A Division JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192027A JPS6192027A (ja) | 1986-05-10 |
| JPH0225291B2 true JPH0225291B2 (ja) | 1990-06-01 |
Family
ID=14737691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118479A Granted JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192027A (ja) |
-
1985
- 1985-05-31 JP JP60118479A patent/JPS6192027A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6192027A (ja) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2086680A (en) | Integratable single pulse circuit | |
| JPS6220738B2 (ja) | ||
| US3887823A (en) | Differential amplifier pulse delay circuit | |
| US3980901A (en) | Trigger pulse generator circuit | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPS6153893B2 (ja) | ||
| JPS6192027A (ja) | 波形整形回路 | |
| JPH0416503Y2 (ja) | ||
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0438590Y2 (ja) | ||
| JPS6247031B2 (ja) | ||
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0449701Y2 (ja) | ||
| JP2914145B2 (ja) | パルス出力回路 | |
| JPS6130341Y2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS6115634B2 (ja) | ||
| JPH0681024B2 (ja) | アナログ・スイッチ回路 | |
| JPS6342620Y2 (ja) | ||
| JPH0537549Y2 (ja) | ||
| JPH0343806B2 (ja) | ||
| JPS6150410B2 (ja) | ||
| JPS62116011A (ja) | パルス発生回路 | |
| JPS6150411B2 (ja) |