JPH0416503Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 この考案は、時定数回路に係り、特に、異なつ
た充放電時定数を得るのに好適な時定数回路に関
するものである。

(ロ) 従来技術・考案が解決しようとする問題点 従来より、従来技術回路の回路構成としては、
種々のものが多数提案されているが、特に、立ち
上がりと、立ち下がりの時定数を異なるように構
成した時定数回路としては、例えば、第４図に示
すようなものがつた。

この第４図の時定数回路は、入力端子１に、第
３図Ａに示すような矩形波信号を入力した時、そ
の立ち上がりは、抵抗５とコンデンサ８の時定数
で、第３図Ｂに示すように、目標電圧まで上昇し
て行く。しかし、立ち下がりは、並列接続した抵
抗５と７およびコンデンサ８の時定数で、途中ま
で立ち下がつてくるが、ダイオード６の順方向電
圧V_F付近に至ると、そのダイオード６がオフし
はじめ、最終的には、第３図Ｂのイのように、抵
抗５とコンデンサ８の時定数となり、なかなか
「０［Ｖ］」にまで下がらないという欠点があつた。

この考案の目的は、上記従来例の欠点を解消
し、必要な立ち上がり、および立ち下がり時定数
を得ることができる時定数回路を提供することに
ある。

(ハ) 問題を解決するための手段 この考案に係る時定数回路は、オペアンプと、
このオペアンプの出力端に接続されたエミツタフ
オロワー回路と、このエミツタフオロワー回路の
エミツタ側からオペアンプのマイナス入力端に帰
還をかける帰還回路と、エミツタフオロワー回路
のエミツタ側に接続されたRC時定数回路と、こ
のRC時定数回路の中点とオペアンプの出力端と
の間に接続されたダイオードと抵抗とからなる直
列回路とから構成されている。

(ニ) 作用 オペアンプの出力端に接続されたエミツタフオ
ロワー回路のエミツタ側から、オペアンプのマイ
ナス入力端に帰還をかけることにより、エミツタ
フオロワー回路のエミツタ電圧は「０［Ｖ］」に保
たれる。

この状態で、入力端子に矩形波信号を入力する
と、RC時定数回路の時定数により、「０［Ｖ］」か
ら目標電圧まで上がつて行く。

一方、立ち上がりは、直列回路のダイオードが
オンし、RC時定数回路の抵抗と直列回路の抵抗
の並列と、時定数回路のコンデンサとによる時定
数で下がつてくる。直列回路のダイオードのカソ
ードが、エミツタフオロワー回路のエミツタ電圧
よりほぼ順方向電圧分だけ低いオペアンプの出力
端に接続されているため、出力端子の電圧は「０
［Ｖ］」まで下がる。

(ホ) 実施例 この考案に係る時定数回路の実施例を第１図お
よび第２図に基づいて説明する。第１図はこの考
案の第１の実施例を示す回路図、第２図はこの考
案の第２の実施例を示す回路図である。

まず、第１図に示す第１の実施例について説明
する。

図中、１は入力端子で、例えば、第３図Ａに示
すように矩形波信号が印加される。２はオペアン
プ、４はオペアンプ２の出力端３に接続されたエ
ミツタフオロワートランジスタで、このトランジ
スタ４のエミツタからオペアンプ２のマイナス入
力端へ、帰還がかけられている。さらに、このト
ランジスタ４のエミツタには、抵抗５とコンデン
サ８とからなる時定数回路が接続されている。

この抵抗５とコンデンサ８とからなる時定数回
路の中点と、オペアンプ２の出力端３との間に
接続されたダイオード６と抵抗７とからなる直列
回路が構成されている。

上記のように構成することによつて、エミツタ
フオロワートランジスタ４のエミツタからオペア
ンプ２のマイナス端子に帰還をかけることによ
り、エミツタフオロワートランジスタ４のエミツ
タ電圧は、「０［Ｖ］」に保たれる。

この状態で、入力端子１に第３図Ａに示すよう
な矩形波を入力すると、抵抗５とコンデンサ８の
時定数で、第３図Ｃに示すように、「０［Ｖ］」か
ら目標電圧まで上がつて行く。

一方、立ち下がりは、ダイオード６がオンし、
抵抗７と抵抗５の並列と、コンデンサ８の時定数
で、第３図Ｃに示すように、下がつてくる。

この時、ダイオード６のカソードが、トランジ
スタ４のエミツタ電圧より、ほぼ順方向電圧分
（V_F分）だけ低いオペアンプ２の出力端子につな
がれているため、出力端子９の電圧は、第３図Ｃ
に示すように、「０［Ｖ］」まで下がる。

第２図は他の実施例を示すものであつて、上述
した第１図に示す第１の実施例と同一部分には、
同一符合を付して、その説明を省略する。

この第２図の実施例は、第３図Ａの矩形波信号
を入力端子１に印加した時、出力端子９に第３図
Ｄに示すような出力波形の出力信号を得ることが
でき、第１の実施例と同様に、「０［Ｖ］」まで立
ち下げることができる。

(ヘ) 考案の効果 この考案に係る時定数回路によれば、立ち上が
りと立ち下がりの時定数を異なるようにした時定
数回路において、その立ち上がり特性をもとよ
り、必要な立ち下がり特性を有する時定数を確実
に得ることができる。

【図面の簡単な説明】

第１図および第２図はこの考案に係る時定数回
路の実施例を示す回路図である。第３図Ａ〜Ｄ
は、入力信号波形および出力波形図を示すもので
ある。第４図は従来例を示す回路図である。 １……入力端子、２……オペアンプ、３……オ
ペアンプ２の出力端、４……エミツタフオロワー
トランジスタ、５，８……時定数回路を構成する
抵抗とコンデンサ、６，７……直列回路を構成す
るダイオードと抵抗、９……出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. オペアンプと、このオペアンプの出力端子に接
   続されたエミツタフオロワー回路と、このエミツ
   タフオロワー回路のエミツタ側からオペアンプの
   マイナス入力端に帰還をかける帰還回路と、エミ
   ツタフオロワー回路のエミツタ側に接続された
   RC時定数回路と、このRC時定数回路の中点とオ
   ペアンプの出力端との間に接続されたダイオード
   と抵抗とからなる直列回路とを備えていることを
   特徴とする時定数回路。