JPH0756871B2 - ベース変調形バイポーラ・トランジスタ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、負性抵抗特性を有するベース変調形バイポ
ーラ・トランジスタに関するものである。

［従来の技術及びその問題点］ 従来、負性抵抗特性を有する三端子デバイスタイプのベ
ース変調形バイポーラ・トランジスタとして、第７図に
示すような平面構造をもち、第８図に示すような断面構
造をもつ装置が提供されている。この第７図に示すよう
に、コレクタ領域に達する貫通ゲート領域をもつベース
変調形バイポーラ・トランジスタ装置における動作原理
については、同一出願人による特願平1-77128号に詳し
く述べられている。

第７図及び第８図に示す従来の構成例によるベース変調
形バイポーラ・トランジスタにおいて、その貫通ゲート
領域部（8C）はゲート領域のゲート抵抗を下げ、特性と
して次に示すような効果をもたらす。

ベース変調形バイポーラ・トランジスタの動作原理上、
ベース領域に注入された少数キャリヤの一部をゲート領
域が吸収し、それによってゲート電流が流れる。このゲ
ート電流によるゲート領域の電圧降下については、貫通
ゲート領域部を設けることによって低減しており、不安
定な負性抵抗特性が現れるのを防いでいる。又、ゲート
抵抗が減少するという点において、ゲート電流によるゲ
ート領域の充・放電時定数も速めることができるという
効果を有する。

しかしながら、第７図並びに第８図に示すように、貫通
ゲート領域部をもった従来のベース変調形バイポーラ・
トランジスタにおいて、貫通ゲート領域部（8C）近くの
エミッタ領域（７）に対しては、ベース・コンタクト領
域（６）からのベース電流が貫通ゲート領域部（8C）を
避けて流れるため、貫通ゲート領域近くのエミタッ 領
域はほとんど働かず、チップ面積効率が悪く、強いて
は、応答性に対しても悪影響を及ぼす。又、コレクタ領
域（２）に達する貫通ゲート領域部（8C）の形成に際
し、その横方向に対する拡散も無視することができず、
同様に、チップ面積効率及び応答性に悪影響を与える。
さらには、貫通ゲート領域（8C）は、その横方向の拡散
からエミタッ領域（７）あるいはベース・コンタクト領
域（６）の折れ曲がり部分に形成する必要があり、貫通
ゲート領域によりゲート抵抗を等分化することが難しい
等の問題があった。

［発明が解決しようとする課題］ そこで、この発明は、コレクタ領域に達する貫通ゲート
領域部を備えた従来技術におけるベース変調形バイポー
ラ・トランジスタの種々の問題点を解決し、三端子で動
作させるように構成した全く新しい構造のベース変調形
バイポーラ・トランジスタを提供することにある。

［課題を解決するための手段］ この発明は、上記する目的を達成するにあたって、具体
的には、第１の導電型の半導体材料からなるコレクタ領
域と、 前記コレクタ領域に対し、第１のPN接合を介して形成さ
れる第２の導電型の半導体材料からなるベース領域と、 前記ベース領域に対し、第２のPN接合を介して形成され
る第１の導電型の半導体材料からなるエミッタ領域とを
備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第２
のPN接合を介して隣接する第１のベース領域と、前記第
１のベース領域から間隔を隔てて位置し、ベース電極を
取り出すべく形成されるベース・コンタクト領域と、前
記第１のベース領域と前記ベース・コンタクト領域との
間に形成される低不純物濃度の第２のベース領域とを含
み、 前記第１のベース領域と前記ベース・コンタクト領域と
の間における前記第２のベース領域内に、第１の導電型
を有するゲート領域を備え、 前記コレクタ領域は、前記ベース領域側において前記ベ
ース領域を制限して当該半導体装置上面部に達する上部
コレクタ領域部分を有し、 前記ゲート領域は、その一部分が前記上部コレクタ領域
上に位置し、前記上部コレクタ領域との間にゲート−コ
レクタ接続部を形成してなり、 前記ベース・コンタクト領域と前記エミッタ領域間を順
バイアスに付勢し、前記コレクタ領域を、前記ベース・
コンタクト領域に対し、逆バイアス状態に付勢して、前
記第２のベース領域を流れるベース電流を変調させ、負
性抵抗特性を有する出力を得るようにしたベース変調形
バイポーラ・トランジスタを構成するものである。

［作 用］ 上記するように構成されるこの発明になるベース変調形
バイポーラ・トランジスタにおいて、ベース・コンタク
ト領域よりエミッタ領域に向けて流れるベース電流は、
貫通ゲート領域を迂回して流れることもなく、すべてゲ
ート領域直下を流れ、エミッタ領域が有効に働き、チッ
プの面積効率が非常によくなる。強いては、スイッチン
グスピードをも改善するものである。さらには、ゲート
領域のゲート抵抗を等分化した状態で極力削減できるた
め、チップのパターン設計の自由度が非常に広がり、小
信号用からパワー用に至るまで任意のベース変調形バイ
ポーラ・トランジスタに対し対応が可能となる。また、
ゲート領域の一部がコレクタ領域に達していることで、
ゲート領域がコレクタ領域と同電位に維持され、三端子
で動作させ得るものである。

［本発明の実施例］ 以下、この発明になるベース変調形バイポーラ・トラン
ジスタ（Base Modulation Bipolar Transistor:以下BAM
BITと略記する）について、図面に示す具体的な実施例
に基づいて詳細に説明する。尚、この発明の実施例の説
明において、シリコンを半導体材料とした場合につい
て、NPN型の半導体デバイスを例示的に説明する。しか
しながら、この発明は、他の化合物半導体を半導体材料
として適用することも可能であり、しかもPNP型の半導
体デバイスに構成することも可能である。

この発明において、その第１の実施例になるBAMBITにつ
いての概略的平面図を第１図に、さらに、そのII-II線
に沿って拡大した概略的断面図を第２図に、III-III線
に沿って拡大した概略的断面図を第３図に各々示す。第
１図、第２図及び第３図に示す例において、まず、N⁺高
不純物濃度基板（１）の上にN^-コレクタ層（２）を10¹⁵
原子/cm³程度の不純物濃度で、約５〜15μｍ程度の厚み
に気相成長させる。続いて、前記N^-コレクタ層（２）の
上面にP^-ベース層（３）を10¹⁶原子/cm³程度の不純物濃
度で約１〜３μｍ程度の厚みにエピタキシャル成長させ
る。次に、P^-ベース層をベース領域として、N^-コレクタ
層（２）と分離するためのN⁺の上部コレクタ領域（４）
を、不純物濃度10²⁰原子/cm³程度に拡散あるいはイオン
注入により形成する。アイソレーションされたP^-ベース
領域（３）の一部にP⁺ベース領域（５）を10¹⁸原子/cm³
程度の不純物濃度に拡散あるいはイオン注入を行う。こ
のP⁺ベース領域（５）を第１のベース領域とし、P^-ベー
ス領域（３）を第２のベース領域とする。次に、前記P^-
ベース領域（３）に対して、前記第１のベース領域
（５）からP^-ベース領域（3a）を隔てて、P⁺ベース・コ
ンタクト領域（６）を形成する。前記P⁺ベース・コンタ
クト領域（６）は、前記第１のP⁺ベース領域（５）と同
時に形成してもよい。一方、前記P⁺ベース領域（５）及
び前記P⁺ベース・コンタクト領域（６）は、共に、前記
N^-コレクタ層（２）に達する深さのものであってもよい
し、場合によっては、前記N^-コレクタ層（２）に達しな
い深さのものであってもよい。続いて、N⁺エミッタ領域
（７）をP⁺ベース領域（５）の内部に所望の電流増幅率
ｈ_FEとなるように、不純物濃度及び深さを選定して形成
する。引き続いて、N⁺第１のゲート領域部（8A）をP⁺ベ
ース領域（５）とP⁺ベース・コンタクト領域（６）で囲
まれたP^-ベース領域（３）内に、P⁺ベース領域（５）を
取り囲むように拡散あるいはイオン注入により形成す
る。この発明では、ゲート領域（８）は、前記第２のベ
ース領域（３）内にあって、全体的には前記コレクタ領
域（２）に達しい態様において、部分的には前記上部コ
レクタ領域（４）に達しないゲート領域部分（8A）と、
前記上部コレクタ領域（４）に達する第２のゲート領域
部（8B）とによって構成されている。図に示す例におい
て、エミッタ領域（７）を含んだP⁺ベース領域（５）
と、P⁺ベース・コンタクト領域（６）がゲート領域（8
A）を挟んで独立しており、ゲート領域（8A）は、BAMBI
Tを三端子で動作させるため、上部のコレクタ領域
（４）にまで至り、その端末部分であるゲート領域（8
B）において前記コレクタ領域と接続されている。ま
た、第１図、第２図及び第３図に示す実施例では、エミ
ッタ領域（７）及びP⁺ベース・コンタクト領域（６）は
複数個有り、各々、配線材料により並列接続されてい
る。図中、参照符号（９）は、酸化膜を示す。一方、こ
の発明では、周知の技術によりP⁺ベース・コンタクト領
域（６）、N⁺エミッタ領域（７）に対して、たとえば、
アルミニウム等の所望の金属材料によって電極を形成す
る。各電極は、P⁺ベース・コンタクト領域（６）に対す
るベース電極（10）、エミッタ領域（７）に対するエミ
ッタ電極（11）及びコレクタ領域（１）に対するコレク
タ電極（12）とによって構成される。

ついで、上記するように、上部コレクタ領域（４）に達
するようなゲート領域部（8B）を備えているBAMBITの動
作原理について説明する。まず、キャリヤの動きは以下
に示すようになる。P⁺ベース・コンタクト領域（６）及
びエミッタ領域（７）を順バイアス状態にし、P⁺ベース
・コンタクト領域（６）及びコレクタ領域（２）を低逆
バイアス状態にする。このようにすると、エミッタ領域
（７）からP⁺ベース領域（５）へと少数キャリヤである
電子が吸収され、そのほとんどが通常のトランンジスタ
と同様にコレクタ領域（２）へと引き込まれ、内部コレ
クタ電流Ｉ_Ciとなり、一部が第１のゲート領域部（8A）
に吸収され内部ゲート電流Ｉ_Giとなる。又、一部の電子
は、P^-ベース領域（５）あるいはP^-ベース領域（３）か
らP⁺ベース・コンタクト領域（６）にかけて再結合す
る。この電子と再結合した多数キャリヤであるホールを
補足するためP⁺ベース・コンタクト領域（６）よりホー
ルがP^-ベース領域（３）へ注入される。この結果、ゲー
ト領域部（8A）直下をベース電流Ｉ_Ｂが流れることにな
る。この状態から、徐々にコレクタ領域（２）とP⁺ベー
ス・コンタクト領域の逆バイアスを増加していくと、ゲ
ート領域（8A）における端末部分であるゲート領域（8
B）と上部コレクタ領域（４）とがゲート・コレクタ接
続部（C.P）において接続されているがために、ゲート
領域（8A）にもコレクタ領域（２）とほぼ同じ逆バイア
スが加わることになる。そして、ゲート領域（8A）及び
コレクタ領域（２）よりP^-ベース領域（３）へと空乏層
が侵入して来る。この結果、エミッタ領域（７）より注
入されている電子が、ゲート領域（8A）及びコレクタ領
域（２）に吸収される割合が各々増えてきて、内部ゲー
ト電流Ｉ_Giと内部コレクタ電流Ｉ_Ciに対する電流増幅率
を増加させる。一方、P⁺ベース・コンタクト領域（６）
より注入されている多数キャリヤであるホールに対して
は、自由電荷領域が狭くなり、電流増幅率が増加する以
上にホールによる注入を抑止して再結合電流を減少させ
る。かかる作用により、コレクタとベース間の逆バイア
ス電圧に対し、P^-ベース領域（３）が変調を来し、ベー
ス電流Ｉ_Ｂが変調され、増幅された内部コレクタ電流Ｉ
_Ci及び内部ゲート電流Ｉ_Giが負性抵抗特を示し、出力と
なる内部コレクタ電流Ｉ_Ciと内部ゲート電流Ｉ_Giとの和
である出力コレクタ電流Ｉ_Ｃが負性抵抗特性を示す。そ
して、さらに、コレクタとベース間の逆バイアス電圧を
増加させると、P^-ベース領域（３）が多数キャリヤであ
るホールに対してピンチ・オフされ、ベース電流Ｉ_Ｂ及
びコレクタ電流Ｉ_Ｃは遮断される。

この発明になるBAMBITに関連して、同一出願人の出願に
かかる特願平１−77128号には、ゲート領域のゲート抵
抗を削減し、三端子デバイスとしてのBAMBITを目的とし
たコレクタ領域に達する貫通ゲート領域部を備えたBAMB
ITについて詳細に述べられている。しかしながら、この
従来例になるBAMBITは、以下に示す問題点を有してい
る。この従来例になるBAMBITについて第７図に示す平面
図及び第８図に示す概略的断面図にもとづいて若干説明
する。第７図に示す従来例になるBAMBITにおいては、ゲ
ート領域（8A）が少数キャリヤを吸収し、内部ゲート電
流Ｉ_Giが流れる。そして、このゲート電流Ｉ_Giによるゲ
ート領域（8A）の電圧降下をできるだけ下げ、不安定な
負性抵抗特性をなくし、スイッチング・スピードを速め
るため、さらには、BAMBITを三端子で動作させるため、
コレクタ領域（２）に達する貫通ゲート領域（8C）を設
けている。

しかしながら、第７図の従来例においては、ベース領域
（６）からエミッタ領域（７）へ至る電流は、貫通ゲー
ト領域部（8C）を避けて流れる。このため、例えば第７
図において符号（Ｍ）で示す部分のように、貫通ゲート
領域部（8C）近辺のエミタッ領域は、ベース電流の電位
降下のため、あまり働かなくなる。従って、チップ全体
としての面積効率が悪くなり、強いては、不要な接合面
積のため、接合容量が大となり、スイッチング・スピー
ドも遅くなる。また、貫通ゲート領域部（8C）は、コレ
クタ領域（２）に至らせるため、その形成の際には横方
向の拡散も無視することができず、パターン状の貫通ゲ
ート領域部（8C）の面積よりも拡散後の面積の方が大き
くなり、最小線幅として形成されるべきゲート長を越え
てしまう。従って、これも前述したのと同様に、チップ
の面積効率やスイッチング・スピードに対して悪影響を
及ぼす。

さらには、貫通ゲート領域部（8c）は、第７図に示す例
においては、エミッタ領域（７）やベース領域（６）の
折り返し点に形成しないと、前記したように貫通ゲート
領域部（8C）のふくらみのために、パターン設計が難し
く、一方、折り返し点に貫通ゲート領域部（8C）を形成
すると、第７図から明らかなように、貫通ゲート領域部
から他の貫通ゲート領域部に至るゲート長が均等でなく
なり、これもまた、特性上好ましくない等の問題点を生
じた。

このような従来例になるBAMBITの問題点に対し、第１図
に示す本発明の第１の実施例では、上記問題点を次のよ
うに解決している。まず、三端子デバイスとしてBAMBIT
を動作させるために、ゲート領域（8A）は、ゲート領域
の端末部（8B）でもって上部コレクタ領域（４）とゲー
ト・コレクタ接続部（C.P）において接続されている。
その結果、エミッタ領域を含んだP⁺ベース領域（５）と
P⁺ベース・コンタクト領域（６）は、ゲート領域（8A）
により分離されている。このため、各分離された領域の
接続が配線により、ベース・コンタクト領域（６）から
エミタッ領域（７）に至るベース電流は、各領域共、コ
レクタ領域（４）に面した端面を除いて、各領域幅を有
効に流れ、チップの面積効率が従来例に比べ非常によく
なり、スイッチング・スピードも向上する。また、第１
図から明らかなように、ゲート領域（8A）もまた各々が
独立して同一長に形成されるため、従来例のような貫通
ゲート領域部により、分割されたこととなるゲート領域
のゲート抵抗のバラツキもなくなる。そして、ゲート抵
抗をより削減するためには、第１図に示したＰベース領
域（５）とP⁺ベース・コンタクト領域（６）とP^-ベース
領域（３）を含んだベース領域全体の幅Ｗ_Ｂをさらに短
くして、ゲート幅を短くすれば、容易にゲート抵抗を下
げることができる。また、出力電流値を決定するには、
独立しているベース・コンタクト領域やエミッタ領域の
数を変化させればよい。従って、エミッタ領域数１本か
ら数本に至るまで、出力電流に応じ任意に設計すること
ができる。

さらに、この発明では、従来例で問題となった貫通ゲー
ト領域部形成による横方向の拡散の問題についても解決
するものであり、チップの面積効率もさらによくなる。

次いで、第４図に示すこの発明の第２の実施例になるBA
MBITの構成について説明する。第２の実施例になるBAMB
ITは、ゲート抵抗をより下げるため、P⁺ベース領域とP⁺
ベース・コンタクト領域とP^-ベース領域を含んだベース
領域全体をも分割したものであり、ゲート抵抗が第１の
実施例に比べ1/2になっている。このようにベース領域
全体をも分離、独立することで、単にゲート抵抗を減ら
すため、第１の実施例でのべたベース領域幅Ｗ_Ｂを短く
した場合に比べ、ゲート抵抗を下げながらも、デバイス
全体のパターン設計の自由度がより向上する。すなわ
ち、高出力パワー用BAMBIT等において、単一のベース領
域であると素子が長方形になってしまうが、P⁺ベース領
域とP⁺ベース・コンタクト領域とP^-ベース領域を含んだ
ベース領域全体を独立させて複数個形成することで、ゲ
ート抵抗を十分に下げても任意の素子形状に設計でき
る。

次いで、この発明になるBAMBITの第３の実施例を第５図
にもとづいて説明する。第５図に示す実施例は、よりゲ
ート抵抗を下げる目的において、ゲート領域（8A）より
４本のゲート領域枝部を取り出し、その各端末部（8B）
において、上部コレクタ領域（４）と接続したものから
なっている。このような形態のBAMBITは、小信号用ある
いは集積回路用等に対して効果的に適合する。

さらに、この発明になるBAMBITの第４の実施例を第６図
にもとづいて説明する。第６図に示す実施例は、同一出
願人の出願にかかる特願平1-77129号の光電変換素子に
適用したもので、勿論、光入力に対して双安定な電流、
電圧出力を得るものである。この図において、符号（1
4）はホト・トランジスタ部の受光部、（15）はホト・
トランジスタ部のエミッタ領域、（16）はグランド電
極、（17）は制御電極をそれぞれ示す。

この発明では、その他に、貫通ゲート領域部との併用も
可能であり、ゲート領域をMOSゲート構造にした場合や
ショットキー接合した場合等にも適用することができ、
小信号用BAMBITからパワー用BAMBIT、ホトBAMBIT、さら
には集積回路に至るまでその応用は上記実施例に限定さ
れるものではない。

［実施例の効果］ 以上の構成になるこの発明のベース変調形バイポーラ・
トランジスタは、以下に示す数多くの作用効果を奏す
る。

（ｉ） 上部コレクタ領域にゲート領域を接続すること
で、エミッタ領域やP⁺ベース・コンタクト領域を有効に
働かせることができ、チップの面積効率が上がるととも
にスイッチング・スピードが非常に向上する。

（ii） 上部コレクタ領域にゲート領域を接続すること
で、ゲート抵抗を極力削減することができる。

（iii） 上部コレクタ領域にゲート領域を接続するこ
とで、P⁺ベース領域、P^-ベース領域、P⁺ベース・コンタ
クト領域を含んだベース領域全体を分離・独立させるこ
とができ、ゲート抵抗を下げたまま、任意の素子形状に
設計することができる。

（iv） 上部コレクタ領域にゲート領域を接続させる方
法として、単にパターン上で行なえばよく、従来の工程
に対して追加される工程がない。

（ｖ） 上部コレクタ領域にゲート領域を接続すること
で、三端子デバイスとして動作させることができる。

以上のように、この発明になる上部コレクタ領域にゲー
ト領域を接続したBAMBITは、従来例と同様に、三端子負
性抵抗デバイスとして動作せしめ、よりゲート抵抗値が
下げられ、スイッチング・スピードを高速にし、小信号
から高周波高出力あるいは高出力高速メモリー用等とし
て、さらには集積回路に至るまでその効果の程は多大で
ある。

【図面の簡単な説明】

第１図は、この発明になるベース変調形バイポーラ・ト
ランジスタの具体的な第１の実施例を示した概略的平面
図、 第２図は、第１図におけるII-II線に沿った概略的断面
図、 第３図は、第１図におけるIII-III線に沿った概略的断
面図、 第４図は、当該BAMBITの第２の実施例を示す概略的平面
図、 第５図は、当該BAMBITの第３の実施例を示す概略的平面
図、 第６図は、当該BAMBITの第４の実施例を示す概略的断面
図、 第７図は、従来例になるBAMBITを示す概略的平面図、 第８図は、第７図におけるVIII-VIII線に沿った概略的
断面図である。 （１）、（２）……コレクタ領域 （３）……第２のベース領域 （４）……上部コレクタ領域 （５）……第１のベース領域 （６）……ベース・コンタクト領域 （７）……エミッタ領域 （8A）……ゲート領域 （8B）……ゲート領域端末部 （９）……酸化膜 （10）……ベース電極 （11）……エミッタ電極 （12）……コレクタ電極 （14）……ホト・トランジスタ部の受光部 （15）……ホト・トランジスタ部のエミッタ領域 （16）……グランド電極 （17）……制御電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の導電型の半導体材料からなるコレク
   タ領域と、 前記コレクタ領域に対し、第１のPN接合を介して形成さ
   れる第２の導電型の半導体材料からなるベース領域と、 前記ベース領域に対し、第２のPN接合を介して形成され
   る第１の導電型の半導体材料からなるエミッタ領域とを
   備えてなり、 前記ベース領域は、前記エミッタ領域に対し、前記第２
   のPN接合を介して隣接する第１のベース領域と、前記第
   １のベース領域から間隔を隔てて位置し、ベース電極を
   取り出すべく形成されるベース・コンタクト領域と、前
   記第１のベース領域と前記ベース・コンタクト領域との
   間に形成される低不純物濃度の第２のベース領域とを含
   み、前記第１のベース領域と前記ベース・コンタクト領
   域との間における前記第２のベース領域内に、第１の導
   電型を有するゲート領域を備え、 前記コレクタ領域は、前記ベース領域側において前記ベ
   ース領域を制限して当該半導体装置上面部に達する上部
   コレクタ領域部分を有し、 前記ゲート領域は、その一部分が前記上部コレクタ領域
   上に位置し、前記上部コレクタ領域との間にゲート−コ
   レクタ接続部を形成してなり、 前記ベース・コンタクト領域と前記エミッタ領域間を順
   バイアスに付勢し、前記コレクタ領域を、前記ベース・
   コンタクト領域に対し、逆バイアス状態に付勢して、前
   記第２のベース領域を流れるベース電流を変調させ、負
   性抵抗特性を有する出力を得るようにしたことを特徴と
   するベース変調形バイポーラ・トランジスタ。