JPH02256306A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH02256306A JPH02256306A JP1232464A JP23246489A JPH02256306A JP H02256306 A JPH02256306 A JP H02256306A JP 1232464 A JP1232464 A JP 1232464A JP 23246489 A JP23246489 A JP 23246489A JP H02256306 A JPH02256306 A JP H02256306A
- Authority
- JP
- Japan
- Prior art keywords
- current
- resistor
- capacitor
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000010355 oscillation Effects 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、電流源からの電流と同一電流を他の回路に
流す場合などに用いるカレントミラー回路に係り、特に
、高域の帰還量の低減による発振防止に関する。
流す場合などに用いるカレントミラー回路に係り、特に
、高域の帰還量の低減による発振防止に関する。
〈従来の技術〉
カレントミラー回路は、第３図に示すよう↓こ、ベース
・コレクタを共通化したトランジスタ２のそのベース・
コレクタに他のトランジスタ４のベースを共通に接続し
てなるものであり、ベース・コレクタを共通にしたトラ
ンジスタ２に特定の電流源６を接続して電流工を流し込
むと、他のトランジスタ４から同様の電流（ミラー電流
）■を取り出し、各トランジスタ４ごとに設けた負荷８
にその電流を供給することができる優れた性質を持って
いる。
・コレクタを共通化したトランジスタ２のそのベース・
コレクタに他のトランジスタ４のベースを共通に接続し
てなるものであり、ベース・コレクタを共通にしたトラ
ンジスタ２に特定の電流源６を接続して電流工を流し込
むと、他のトランジスタ４から同様の電流（ミラー電流
）■を取り出し、各トランジスタ４ごとに設けた負荷８
にその電流を供給することができる優れた性質を持って
いる。
一般に、カレントミラー回路は、並列接続するトランジ
スタ２．４のベース電流の誤差や、各トランジスタ２．
４の個別のコレクタ・エミッタ間電圧Ｖ の相違などに
よってミラー電流に誤差を生じる。そこで、トランジス
タ２．４のエミッタ側にカレントミラー比の精度を高め
るための抵抗１０を挿入し、電流誤差を軽減して電流比
率を一定にすることが行われている。
スタ２．４のベース電流の誤差や、各トランジスタ２．
４の個別のコレクタ・エミッタ間電圧Ｖ の相違などに
よってミラー電流に誤差を生じる。そこで、トランジス
タ２．４のエミッタ側にカレントミラー比の精度を高め
るための抵抗１０を挿入し、電流誤差を軽減して電流比
率を一定にすることが行われている。
〈発明が解決しようとする問題点〉
ところで、カレントミラー回路の電流比率の精度を高め
るために、各トランジスタのエミッタ側に挿入した抵抗
の抵抗値が大きくなると、寄生容量のため、各トランジ
スタのゲインに対する位相マージンが低減することから
１発振するおそれがある。この発振は、各トランジスタ
を個別の増幅器として捉えた場合、エミッタ側に設置し
た抵抗によって、高域の帰還量が増加することによる発
振現象として捉えることができる。
るために、各トランジスタのエミッタ側に挿入した抵抗
の抵抗値が大きくなると、寄生容量のため、各トランジ
スタのゲインに対する位相マージンが低減することから
１発振するおそれがある。この発振は、各トランジスタ
を個別の増幅器として捉えた場合、エミッタ側に設置し
た抵抗によって、高域の帰還量が増加することによる発
振現象として捉えることができる。
そこで、この発明は、このような発振を防止して精度の
高い電流比率を設定可能にしたカレントミラー回路の提
供を目的とする。
高い電流比率を設定可能にしたカレントミラー回路の提
供を目的とする。
く問題点を解決するための手段〉
この考案のカレントミラー回路は、第１図に示すように
、ベース・コレクタを共通化したトランジスタ２のその
ベース・コレクタに他のトランジスタ４のベースを共通
に接続してなるカレントミラー回路において、前記トラ
ンジスタのエミッタ側に接続される抵抗１０に対して低
容量のキャパシタ１２を並列に接続したものである。
、ベース・コレクタを共通化したトランジスタ２のその
ベース・コレクタに他のトランジスタ４のベースを共通
に接続してなるカレントミラー回路において、前記トラ
ンジスタのエミッタ側に接続される抵抗１０に対して低
容量のキャパシタ１２を並列に接続したものである。
く作 用〉
この発明のカレントミラー回路では、各トランジスタの
エミッタに接続された抵抗に低容量のキャパシタを並列
に接続することによって、高域の帰還量を低減し、低域
における電流精度を向上させている。
エミッタに接続された抵抗に低容量のキャパシタを並列
に接続することによって、高域の帰還量を低減し、低域
における電流精度を向上させている。
〈実 施 例〉
以下、この発明の実施例を図面を参照して説明する。
〈第一実施例〉
第一図は、この発明のカレントミラー回路の第一実施例
を示す。
を示す。
第一図において、このカレントミラー回路は、カレント
ミラー回路を構成するトランジスタ２．４の各エミッタ
に個別に接続された抵抗１０に対して低容量のキャパシ
タ１２を接続したものである。
ミラー回路を構成するトランジスタ２．４の各エミッタ
に個別に接続された抵抗１０に対して低容量のキャパシ
タ１２を接続したものである。
各抵抗１０は、各トランジスタ２．４の電流比率の精度
を高めるために挿入されたものであり、その抵抗１０に
各トランジスタ２．４のエミッタ電流による電圧降下に
よって生ずる各ベースへの電圧帰還の中、高域成分、た
よえば、電流に重畳している電源電圧のリップル成分や
ノイズ成分を、キャパシタ１２によって設置側に通過さ
せることにより、高域の帰還量を低減するために設置さ
れている。したがって、各抵抗１０に接続されるキャパ
シタ１２は、増幅器を構成するトランジスタのエミッタ
に抵抗を伴って接続されるバイパスコンデンサと異なっ
て、高域帰還による発信防止に必要な低容量のもので十
分である。
を高めるために挿入されたものであり、その抵抗１０に
各トランジスタ２．４のエミッタ電流による電圧降下に
よって生ずる各ベースへの電圧帰還の中、高域成分、た
よえば、電流に重畳している電源電圧のリップル成分や
ノイズ成分を、キャパシタ１２によって設置側に通過さ
せることにより、高域の帰還量を低減するために設置さ
れている。したがって、各抵抗１０に接続されるキャパ
シタ１２は、増幅器を構成するトランジスタのエミッタ
に抵抗を伴って接続されるバイパスコンデンサと異なっ
て、高域帰還による発信防止に必要な低容量のもので十
分である。
このように、カレントミラー回路を構成する各トランジ
スタ２，４のエミッタに接続された各抵抗１ｏに対して
低容量のキャパシタ１２を並列に接続すれば、高域の帰
還量がキャパシタ１２によって低減され、発信を防止す
ることができる。
スタ２，４のエミッタに接続された各抵抗１ｏに対して
低容量のキャパシタ１２を並列に接続すれば、高域の帰
還量がキャパシタ１２によって低減され、発信を防止す
ることができる。
く第２実施例〉
第２図は、この発明のカレントミラー回路の第２実施例
を示す。
を示す。
第一図に示す実施例では、各抵抗１０に対してキャパシ
タ１２を接続したが、このキャパシタ１２は、第２図に
示すように、トランジスタのベース・コレクタを共通に
したＰＮ接合素子１４のＰＮ接合部の接触容量で充当さ
せてもよい。このようにすれば、トランジスタ２．４な
どがＩＣで構成される場合、そのＩＣ上に容易にキャパ
シタ１２をＰＮ接合素子１４によって構成でき、キャパ
シタ１２を外付けする必要がない。
タ１２を接続したが、このキャパシタ１２は、第２図に
示すように、トランジスタのベース・コレクタを共通に
したＰＮ接合素子１４のＰＮ接合部の接触容量で充当さ
せてもよい。このようにすれば、トランジスタ２．４な
どがＩＣで構成される場合、そのＩＣ上に容易にキャパ
シタ１２をＰＮ接合素子１４によって構成でき、キャパ
シタ１２を外付けする必要がない。
〈発明の効果〉
以上説明したように°、こめ発明によれば、各トランジ
スタのエミッタに電流比率の精度を高めるために接合さ
れた抵抗に対し低容量のキャパシタを接続したので、こ
のキャパシタによって高域の帰還量を低減し、発信を防
止することができ、高精度の電流比率を設定できる。
スタのエミッタに電流比率の精度を高めるために接合さ
れた抵抗に対し低容量のキャパシタを接続したので、こ
のキャパシタによって高域の帰還量を低減し、発信を防
止することができ、高精度の電流比率を設定できる。
第１図はこの発明のカレントミラー回路の第１実施例を
示す回路図、第２図はこの発明のカレントミラー回路の
第２実施例を示す回路図、第３図は従来のカレントミラ
ー回路を示す回路図である。 ２．４・・・トランジスタ、１０・・・抵抗、１２・・
・キャパシタ。
示す回路図、第２図はこの発明のカレントミラー回路の
第２実施例を示す回路図、第３図は従来のカレントミラ
ー回路を示す回路図である。 ２．４・・・トランジスタ、１０・・・抵抗、１２・・
・キャパシタ。
Claims (1)
- ベース・コレクタを共通化したトランジスタのそのベー
ス・コレクタに他のトランジスタのベースを共通に接続
してなるカレントミラー回路において、前記トランジス
タのエミッタ側に接続される抵抗に対して低容量のキャ
パシタを並列に接続し、高域の帰還量を低減したことを
特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232464A JPH02256306A (ja) | 1989-09-06 | 1989-09-06 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232464A JPH02256306A (ja) | 1989-09-06 | 1989-09-06 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02256306A true JPH02256306A (ja) | 1990-10-17 |
Family
ID=16939702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1232464A Pending JPH02256306A (ja) | 1989-09-06 | 1989-09-06 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02256306A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348835B1 (en) | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192114A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Current mirror circuit |
-
1989
- 1989-09-06 JP JP1232464A patent/JPH02256306A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192114A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Current mirror circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348835B1 (en) | 1999-05-27 | 2002-02-19 | Nec Corporation | Semiconductor device with constant current source circuit not influenced by noise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03119812A (ja) | 電流検出回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH02256306A (ja) | カレントミラー回路 | |
| US6392454B1 (en) | Shunt regulated push-pull circuit having wide frequency range | |
| US5475338A (en) | Active filter circuit of a capacity ground type | |
| JPH0287810A (ja) | 差動増幅回路 | |
| JPS5866129A (ja) | 定電流源回路 | |
| JPH0821832B2 (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
| US4885525A (en) | Voltage controllable current source | |
| JP2624584B2 (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| JPH0413692Y2 (ja) | ||
| JPS61101068A (ja) | 半導体集積回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JP3066803B2 (ja) | バイアス電源回路 | |
| JP2793343B2 (ja) | バイアス回路 | |
| JPS6121857Y2 (ja) | ||
| JPH03746Y2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPS58108814A (ja) | ピ−ククリツプ回路 | |
| JPH0338103A (ja) | 半導体電子回路 | |
| JPS6012814A (ja) | アクテイブフイルタ |