JPH0226029A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0226029A JPH0226029A JP17597188A JP17597188A JPH0226029A JP H0226029 A JPH0226029 A JP H0226029A JP 17597188 A JP17597188 A JP 17597188A JP 17597188 A JP17597188 A JP 17597188A JP H0226029 A JPH0226029 A JP H0226029A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- wiring
- semiconductor device
- organic molecule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 3
- 208000028659 discharge Diseases 0.000 claims abstract description 3
- 239000011737 fluorine Substances 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 238000009832 plasma treatment Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000002120 nanofilm Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 102100034523 Histone H4 Human genes 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特に配線の形成方法
に関するものである。
に関するものである。
従来の技術
半導体装置の配線材料としてはＡ２合金が一般に用いら
れる。そして、へβ合金上には素子を保護するためのパ
ッシベーション膜が形成される。
れる。そして、へβ合金上には素子を保護するためのパ
ッシベーション膜が形成される。
従来の半導体装＠製造方法の一例として、ＭＯ８型半導
体装置の製造工程を第２図（ａ）〜（Ｃ）を参照して説
明する。なお、第２図はＡρ配線形成工程からパッシベ
ーション膜形成工程までを示しており、簡明化のため、
トランジスタ領域は示していない。
体装置の製造工程を第２図（ａ）〜（Ｃ）を参照して説
明する。なお、第２図はＡρ配線形成工程からパッシベ
ーション膜形成工程までを示しており、簡明化のため、
トランジスタ領域は示していない。
第２図（ａ）に示すように、まず、シリコン基板１の上
の回路素子（図示せず）上に形成された酸化ケイ素膜２
をさらに覆うようにＡρ膜を形成し、この／ｌ膜をホト
レジスト４をマスクとしてドライエツチングすることに
よりへλ配［１３が形成される。このドライエツチング
に、たとえば、８Ｃｆｌｘ 、Ｃｊ２２などのガスが用
いられる。引き続き、第２図（ｂ）に示すように、ｏ２
プラズマによってホトレジスト４を除去した後、たとえ
ば４５０℃のＮ２ ／Ｈ２混合ガス雰囲気下でへρシン
ター処理をほどこす。次に、第２図（Ｃ）に示すように
、パッシベーション膜としての窒化ケイ素膜６をＳ ｉ
Ｈ４／Ｎ）＋３混合ガスを用いたプラズマ放電処理に
よって形成する。この後ボンデ゛イングパッド上の窒化
ケイ素膜６を開孔して完成する。
の回路素子（図示せず）上に形成された酸化ケイ素膜２
をさらに覆うようにＡρ膜を形成し、この／ｌ膜をホト
レジスト４をマスクとしてドライエツチングすることに
よりへλ配［１３が形成される。このドライエツチング
に、たとえば、８Ｃｆｌｘ 、Ｃｊ２２などのガスが用
いられる。引き続き、第２図（ｂ）に示すように、ｏ２
プラズマによってホトレジスト４を除去した後、たとえ
ば４５０℃のＮ２ ／Ｈ２混合ガス雰囲気下でへρシン
ター処理をほどこす。次に、第２図（Ｃ）に示すように
、パッシベーション膜としての窒化ケイ素膜６をＳ ｉ
Ｈ４／Ｎ）＋３混合ガスを用いたプラズマ放電処理に
よって形成する。この後ボンデ゛イングパッド上の窒化
ケイ素膜６を開孔して完成する。
発明が解決しようとする課題
しかしながら、このようにして行われる半導体装置の製
造方法におい、では、ＡＡ配線３間の間隔が狭い個所で
は、窒化ケイ素膜６の段差被覆性が悪くなり、クラック
７が生じやすい。窒化ケイ素模６にクラック７が発生す
ると、半導体装置を使用中に外部から水分や不純物が装
置内に浸入し、へΩ配線３が腐食し断線するという重大
な問題が生じる。
造方法におい、では、ＡＡ配線３間の間隔が狭い個所で
は、窒化ケイ素膜６の段差被覆性が悪くなり、クラック
７が生じやすい。窒化ケイ素模６にクラック７が発生す
ると、半導体装置を使用中に外部から水分や不純物が装
置内に浸入し、へΩ配線３が腐食し断線するという重大
な問題が生じる。
本発明は上記問題を解決するもので、窒化ケイ素膜６に
クラックが生じてもへρ配８３が腐食して断線すること
のない半導体装置の製造方法を提供することを目的とす
るものである。
クラックが生じてもへρ配８３が腐食して断線すること
のない半導体装置の製造方法を提供することを目的とす
るものである。
課題を解決するための手段
上記問題を解決するために本発明は、導電層形成後、Ｃ
およびＦを含むガス、たとえば、ＣＦ４もしくはＣＨＦ
Ｉガスを用いたプラズマ処理をほどこすことにより、′
４電層を有機分子膜で被覆し、その上に保護被膜をほど
こすように構成したものである。
およびＦを含むガス、たとえば、ＣＦ４もしくはＣＨＦ
Ｉガスを用いたプラズマ処理をほどこすことにより、′
４電層を有機分子膜で被覆し、その上に保護被膜をほど
こすように構成したものである。
作用
上記構成により、水分や不純物が保護被膜であるパッシ
ベーション膜を透過して浸入しても、導電層であるへρ
配線が有機分子被膜で覆われているため、導電層腐食を
防止でき、半導体装置の信頼性を向上することができる
。
ベーション膜を透過して浸入しても、導電層であるへρ
配線が有機分子被膜で覆われているため、導電層腐食を
防止でき、半導体装置の信頼性を向上することができる
。
実施例
以下本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す半導体装置の製造方法
の工程順断面図であり、これを用いて説明する。なお、
簡明化のためあえてトランジスター領域は示していない
。
の工程順断面図であり、これを用いて説明する。なお、
簡明化のためあえてトランジスター領域は示していない
。
第１図（ａ）に示すように、まず、シリコン基板１の上
の回路素子（図示せず）上に形成された酸化ケイ素膜２
をさらに覆うようにへρ模を形成し、このＡＡＨをホト
レジスト４をマスクとしてドライエツチングすることに
よりＡρ配線３が形成される。このドライエツチングに
、たとえば゛、８ＣΩ３／ＣΩ２／Ｎ２の混合ガスを用
いる。引き続いて、第１図（ｂ）に示すように、０２プ
ラズマ処理によってホトレジスト４を除去した後、たと
えば４５０℃のＮ２／１−１２混合ガス雰囲気下でＡρ
レシンーを実施する。次に、第１図（Ｃ）に示すように
たとえばＣＦ４ガスを用いたプラズマ処理をほどこし、
Ａρ配線３の上面および側壁に有機分子膜５を成長させ
る。この後第１図（ｄ）に示すように、パッシベーショ
ン膜として、５ｉｎ４／ＮＨ３混合ガスを用いたプラズ
マＣＶＤ法によって窒化ケイ素腰６を形成する。このと
きの熱処理温度は約３００℃であるが、上記有機分子Ｗ
！５は分解しない。引き続き、ポンディングパッド上の
窒化ケイ素膜６を開孔して完成する。
の回路素子（図示せず）上に形成された酸化ケイ素膜２
をさらに覆うようにへρ模を形成し、このＡＡＨをホト
レジスト４をマスクとしてドライエツチングすることに
よりＡρ配線３が形成される。このドライエツチングに
、たとえば゛、８ＣΩ３／ＣΩ２／Ｎ２の混合ガスを用
いる。引き続いて、第１図（ｂ）に示すように、０２プ
ラズマ処理によってホトレジスト４を除去した後、たと
えば４５０℃のＮ２／１−１２混合ガス雰囲気下でＡρ
レシンーを実施する。次に、第１図（Ｃ）に示すように
たとえばＣＦ４ガスを用いたプラズマ処理をほどこし、
Ａρ配線３の上面および側壁に有機分子膜５を成長させ
る。この後第１図（ｄ）に示すように、パッシベーショ
ン膜として、５ｉｎ４／ＮＨ３混合ガスを用いたプラズ
マＣＶＤ法によって窒化ケイ素腰６を形成する。このと
きの熱処理温度は約３００℃であるが、上記有機分子Ｗ
！５は分解しない。引き続き、ポンディングパッド上の
窒化ケイ素膜６を開孔して完成する。
なお、有機分子膜５は分析の結果、炭素（Ｃ）とフッ素
（Ｆ）が主な構成元素であることが判明した。本実施例
で有機分子膜の形成にＣＦ４ガスを用いたが、Ｃおよび
Ｆを含むその他のガスを用いても同様の効果を期待でき
る。
（Ｆ）が主な構成元素であることが判明した。本実施例
で有機分子膜の形成にＣＦ４ガスを用いたが、Ｃおよび
Ｆを含むその他のガスを用いても同様の効果を期待でき
る。
次に、その実施例を説明する。模厚０．８μｍ。
線幅１．８μｍ、配線間隔１．８μｍ、長さ６ｘ１０１
μｍのＡｊ２−１ｗｔ％Ｓ ｉ −０，５ｗｔ％Ｃｕ配
線パターンを用いて、加速野命試験（温度８５℃、相対
湿度８５％、テスト時間１０００時間）を行ったところ
、本実施例の場合のへΩ断線不良率は従来例の場合の２
０％であった。なお、どちらの場合も、パッシベーショ
ン膜として厚さ０．５μｍの窒化ケイ素膜を用いた。
μｍのＡｊ２−１ｗｔ％Ｓ ｉ −０，５ｗｔ％Ｃｕ配
線パターンを用いて、加速野命試験（温度８５℃、相対
湿度８５％、テスト時間１０００時間）を行ったところ
、本実施例の場合のへΩ断線不良率は従来例の場合の２
０％であった。なお、どちらの場合も、パッシベーショ
ン膜として厚さ０．５μｍの窒化ケイ素膜を用いた。
発明の効果
以上のように、本発明によれば、有機分子膜が導’ＲＭ
と浸入した水との反応のバリアとなるため、導電層の腐
食が防止できる。
と浸入した水との反応のバリアとなるため、導電層の腐
食が防止できる。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造工程を
示す断面図、第２図（ａ）〜（Ｃ）は従来の製造工程を
示す断面図である。 １・・・シリコン基板、２・・・酸化ケイ素膜、３・・
・ＡＩ２配線（導電層）、５・・・有機分子膜、６・・
・窒化ケイ素ｌ１ｌ（パッシベーション膜、保護被膜）
。 代理人 森 本 鶴 弘 第 図 第２図
示す断面図、第２図（ａ）〜（Ｃ）は従来の製造工程を
示す断面図である。 １・・・シリコン基板、２・・・酸化ケイ素膜、３・・
・ＡＩ２配線（導電層）、５・・・有機分子膜、６・・
・窒化ケイ素ｌ１ｌ（パッシベーション膜、保護被膜）
。 代理人 森 本 鶴 弘 第 図 第２図
Claims (1)
- １、半導体基板上に直接または中間層を介して導電層を
形成した後、前記導電層に炭素およびフッ素を含むガス
を用いてプラズマ放電処理をほどこし、前記導電層の上
部表面および側面に有機分子膜を形成し、その上に保護
被膜をほどこす半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597188A JPH0226029A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597188A JPH0226029A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226029A true JPH0226029A (ja) | 1990-01-29 |
Family
ID=16005449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17597188A Pending JPH0226029A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226029A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863834A (en) * | 1996-03-06 | 1999-01-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1988
- 1988-07-14 JP JP17597188A patent/JPH0226029A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863834A (en) * | 1996-03-06 | 1999-01-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US4606998A (en) | Barrierless high-temperature lift-off process | |
| US6911386B1 (en) | Integrated process for fuse opening and passivation process for CU/LOW-K IMD | |
| JP2817664B2 (ja) | 半導体装置の製造方法 | |
| US6388337B1 (en) | Post-processing a completed semiconductor device | |
| JPH0758107A (ja) | 半導体装置の製造方法 | |
| JPH0226029A (ja) | 半導体装置の製造方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JP2672181B2 (ja) | 半導体装置の製造方法 | |
| JPH0547753A (ja) | 半導体素子の保護膜の形成方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPH07106323A (ja) | 半導体装置とその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JP2602574B2 (ja) | 半導体装置の製造方法 | |
| JPH02140927A (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS59152643A (ja) | 配線形成方法 | |
| KR19980036803A (ko) | 반도체 소자의 제조 방법 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JPH05226479A (ja) | 半導体装置の製造方法 |