JPH02260640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02260640A JPH02260640A JP8295489A JP8295489A JPH02260640A JP H02260640 A JPH02260640 A JP H02260640A JP 8295489 A JP8295489 A JP 8295489A JP 8295489 A JP8295489 A JP 8295489A JP H02260640 A JPH02260640 A JP H02260640A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- providing
- openings
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 17
- 239000010409 thin film Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 6
- 239000002784 hot electron Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。特に半導体集
積回路の保ｉｉ膜の製造方法に関する。
積回路の保ｉｉ膜の製造方法に関する。
本発明は金属−酸化物一半導体からなるＭＯ３型半導体
集積回路の製造において、保護膜にブラズマを利用した
化学的気相成長法により形成された窒化膜（Ｐ−３ｉＮ
）を第１層の保護膜として用い、集積回路内の水素を加
熱等の手段により大気中に外方拡散させた後に、同じく
プラズマを利用した化学的気相成長法により形成された
窒化膜（Ｐ−３ｉＮ）あるいはスパッタ法により形成さ
れたアルミニウム等の金属膜を第２層の保護膜として用
いるようにしたものである。
集積回路の製造において、保護膜にブラズマを利用した
化学的気相成長法により形成された窒化膜（Ｐ−３ｉＮ
）を第１層の保護膜として用い、集積回路内の水素を加
熱等の手段により大気中に外方拡散させた後に、同じく
プラズマを利用した化学的気相成長法により形成された
窒化膜（Ｐ−３ｉＮ）あるいはスパッタ法により形成さ
れたアルミニウム等の金属膜を第２層の保護膜として用
いるようにしたものである。
従来の保護膜を用いたＭＯ３型半導体装置（集積回路）
の製造方法を第２図ｆａｌ〜（「）を用いて説明する。
の製造方法を第２図ｆａｌ〜（「）を用いて説明する。
Ｐ型半導体基板５１の表面にゲート酸化膜５２を設ける
（第２図（ａ））。通常ポリンリコンよりなるゲート電
極５３をゲート酸化膜５２上の一部に設ける（第２図（
ｂ））。ゲート電極５３をマスクとしてＮ型のソース領
域５４およびドレイン領域５５をイオン注入等により形
成する（第２図（Ｃ））。ゲート電極５３とゲート酸化
膜５２を覆う層間絶縁膜５６を形成する（第２図（ｄ）
）。ソース領域５４およびドレイン領域５５の一部分の
領域からはゲート酸化膜５２および層間絶縁膜５６を除
去し、ゲート電極５３の一部分の領域からは層間絶縁Ｉ
ＰＪ５６を除去して、コンタクトホールを形成した後、
アルミニウム等の金属配線５９を用いて所望の領域を接
続する（第２図（ｅ））。全面にＰ−３ｉＮよりなる保
護膜６０を堆積した後、外部引き出し部（パッド部）の
み保護膜６０を除去する（第２図（ｒ））。
（第２図（ａ））。通常ポリンリコンよりなるゲート電
極５３をゲート酸化膜５２上の一部に設ける（第２図（
ｂ））。ゲート電極５３をマスクとしてＮ型のソース領
域５４およびドレイン領域５５をイオン注入等により形
成する（第２図（Ｃ））。ゲート電極５３とゲート酸化
膜５２を覆う層間絶縁膜５６を形成する（第２図（ｄ）
）。ソース領域５４およびドレイン領域５５の一部分の
領域からはゲート酸化膜５２および層間絶縁膜５６を除
去し、ゲート電極５３の一部分の領域からは層間絶縁Ｉ
ＰＪ５６を除去して、コンタクトホールを形成した後、
アルミニウム等の金属配線５９を用いて所望の領域を接
続する（第２図（ｅ））。全面にＰ−３ｉＮよりなる保
護膜６０を堆積した後、外部引き出し部（パッド部）の
み保護膜６０を除去する（第２図（ｒ））。
前述のように従来の技術では半導体集積回路の保護膜と
してＰ−３ｉＮを用いている。Ｐ−３ｉＮはＰＳＧ等の
リンガラスに比べ水分を非常に通しにくいからである。
してＰ−３ｉＮを用いている。Ｐ−３ｉＮはＰＳＧ等の
リンガラスに比べ水分を非常に通しにくいからである。
しかし、Ｐ−３ｉＮの保護膜は半導体の微細化にともな
うホットエレクトロンによるＭＯＳ）ランジスタの劣化
を加速することが明らかになっている。この劣化は半導
体集積回路の製造工程で発生する水素がＰ−３ｉＮによ
ってＭＯＳ）ランジスタ内に閉じ込められてしまうこと
により起こる＠Ｐ−３ｉＮは水分だけでなく水素も非常
に通しにくいからである。
うホットエレクトロンによるＭＯＳ）ランジスタの劣化
を加速することが明らかになっている。この劣化は半導
体集積回路の製造工程で発生する水素がＰ−３ｉＮによ
ってＭＯＳ）ランジスタ内に閉じ込められてしまうこと
により起こる＠Ｐ−３ｉＮは水分だけでなく水素も非常
に通しにくいからである。
本発明は上記の欠点を除去し、半導体の微細化に対応で
きる半導体集積回路の保護膜を提供するために、Ｐ−３
ｉＮ膜を第１層の保護膜として形成した後に、水素を含
まない非酸化性の雰囲気で熱処理を施し、ＭＯ５Ｉ−ラ
ンジスタ内に閉じ込められている水素をｐ−ｓｉＮｌｌ
ｇに設けられた窓を通して半導体集積回路の外部へ拡散
させ、さらに、外部恋らの水素や水の侵入を防ぐために
、第２の保護膜としてＰ−３ｉＮあるいはアルミニウム
等の金属膜を配置するようにした。
きる半導体集積回路の保護膜を提供するために、Ｐ−３
ｉＮ膜を第１層の保護膜として形成した後に、水素を含
まない非酸化性の雰囲気で熱処理を施し、ＭＯ５Ｉ−ラ
ンジスタ内に閉じ込められている水素をｐ−ｓｉＮｌｌ
ｇに設けられた窓を通して半導体集積回路の外部へ拡散
させ、さらに、外部恋らの水素や水の侵入を防ぐために
、第２の保護膜としてＰ−３ｉＮあるいはアルミニウム
等の金属膜を配置するようにした。
ＭＯＳ）ランジスタ内に閉じ込められている水素をＰ−
３ｉＮ膜に設けられた窓を通して半導体集積回路の外部
へ拡散させることで、水素に起因するＭＯ３Ｉ−ランジ
スタのホットエレクトロンによる劣化を、Ｐ−３ｉＮ膜
を用いない場合と同程度にまで抑制することができる。
３ｉＮ膜に設けられた窓を通して半導体集積回路の外部
へ拡散させることで、水素に起因するＭＯ３Ｉ−ランジ
スタのホットエレクトロンによる劣化を、Ｐ−３ｉＮ膜
を用いない場合と同程度にまで抑制することができる。
さらに、第２の保護膜によって、外部からの水素や水の
侵入を防ぐことができる。
侵入を防ぐことができる。
第１図＋ａｌ〜（ｈｌは本発明による半導体装置の製造
方法の工程順断面図である。Ｐ型半導体基板１の表面に
ゲート酸化膜２を設ける（第１図（ａ））。通常ポリシ
リコンよりなるゲート電極３をゲート酸化膜２の上の一
部に設ける（第１図（ｂ））。ゲート電極３をマスクと
してＮ型のソース領域４およびドレイン領域５をイオン
注入等により形成する（第１図（Ｃ））。ゲート電極３
とゲート酸化膜２を覆う層間絶縁膜６を形成する（第１
図（ｄ））。ソース領域４およびドレイン領域５の一部
分の領域からはゲート酸化膜２および層間絶縁膜６を除
去し、ゲート電極３の一部分の領域からは層間絶縁膜６
を除去して、コンタクトホールを形成した後、アルミニ
ウム等の金属配線９を用いて所望の領域を接続する（第
１図（ｅ））。全面にＰ−３ｉＮよりなる第１の保護膜
１０を堆積する（第１図（ｆ））。第１の保護膜１０の
一部分を除去して、窓１１を形成した後、装置全体を水
素を含まない非酸化性の２００〜４５０℃程度の雰囲気
に１〜２０時間晒し、半導体装直向に含まれる水素（ｌ
（）を窓１１から外部へと拡散させる（第１図（ｇ））
。さらに、Ｐ−３ｉＮよりなる第２の保護膜１２を堆積
した後、外部引き出し部（バンド部）のみ第２の保護膜
１２を除去する（第１図（ｈ））。
方法の工程順断面図である。Ｐ型半導体基板１の表面に
ゲート酸化膜２を設ける（第１図（ａ））。通常ポリシ
リコンよりなるゲート電極３をゲート酸化膜２の上の一
部に設ける（第１図（ｂ））。ゲート電極３をマスクと
してＮ型のソース領域４およびドレイン領域５をイオン
注入等により形成する（第１図（Ｃ））。ゲート電極３
とゲート酸化膜２を覆う層間絶縁膜６を形成する（第１
図（ｄ））。ソース領域４およびドレイン領域５の一部
分の領域からはゲート酸化膜２および層間絶縁膜６を除
去し、ゲート電極３の一部分の領域からは層間絶縁膜６
を除去して、コンタクトホールを形成した後、アルミニ
ウム等の金属配線９を用いて所望の領域を接続する（第
１図（ｅ））。全面にＰ−３ｉＮよりなる第１の保護膜
１０を堆積する（第１図（ｆ））。第１の保護膜１０の
一部分を除去して、窓１１を形成した後、装置全体を水
素を含まない非酸化性の２００〜４５０℃程度の雰囲気
に１〜２０時間晒し、半導体装直向に含まれる水素（ｌ
（）を窓１１から外部へと拡散させる（第１図（ｇ））
。さらに、Ｐ−３ｉＮよりなる第２の保護膜１２を堆積
した後、外部引き出し部（バンド部）のみ第２の保護膜
１２を除去する（第１図（ｈ））。
前述の実施例では第２の保護膜としてＰ−３ｉＮｌｉを
用いたが、第２の保護膜としてはアルミニウム等の金属
膜でもよい。
用いたが、第２の保護膜としてはアルミニウム等の金属
膜でもよい。
また、半導体素子としてＮチャネル型のＭＯＳトランジ
スタについて述べたが、本発明はＰチャネル型のＭＯＳ
）ランジスタに対しても全く同様に用いることができる
。
スタについて述べたが、本発明はＰチャネル型のＭＯＳ
）ランジスタに対しても全く同様に用いることができる
。
以上述べたように本発明によれば、第１ＮのＰＳｉＮ膜
に窓を開けて、ＭＯＳ）ランジスタ内に含まれる水素を
外部へ拡散させることで、ホットエレクトロンによる特
性の劣化を、ＰＳＧ等のリンガラスを保護膜に用いた場
合と同程度にまで抑制することのできる効果を有する。
に窓を開けて、ＭＯＳ）ランジスタ内に含まれる水素を
外部へ拡散させることで、ホットエレクトロンによる特
性の劣化を、ＰＳＧ等のリンガラスを保護膜に用いた場
合と同程度にまで抑制することのできる効果を有する。
第１図（ａｌ〜ｔｈｌは本発明の実施例を示す半導体装
置の製造方法の工程順断面図、第２図（ａｌ〜（ｆｌは
従来の半導体装置の製造方法の工程順断面図である。 １．５１・ ２．５２ ３、５３・ ４．５４・ ５．５５・ ６ ５６・ ９Ｉ ５９・ ６０・ ・ ・ Ｐ型半導体基板 ゲート酸化膜 ゲート電極 ソース領域 ドレイン領域 層間絶縁膜 金属配線 保護膜 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助（ｂ） （Ｃ） 話 （ｄ） （／ｌ）半導イ本装
に／）ＨａＩ：程ノ１１９断面図第１図 （ｄ） 従来の＋導体装置の警伍１稚１１１θ＠面口第 ２ 図
置の製造方法の工程順断面図、第２図（ａｌ〜（ｆｌは
従来の半導体装置の製造方法の工程順断面図である。 １．５１・ ２．５２ ３、５３・ ４．５４・ ５．５５・ ６ ５６・ ９Ｉ ５９・ ６０・ ・ ・ Ｐ型半導体基板 ゲート酸化膜 ゲート電極 ソース領域 ドレイン領域 層間絶縁膜 金属配線 保護膜 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助（ｂ） （Ｃ） 話 （ｄ） （／ｌ）半導イ本装
に／）ＨａＩ：程ノ１１９断面図第１図 （ｄ） 従来の＋導体装置の警伍１稚１１１θ＠面口第 ２ 図
Claims (4)
- （１）１導電型の半導体基板の表面にゲート酸化膜を設
ける工程と、前記ゲート酸化膜の一部分にゲート電極を
設ける工程と、前記ゲート電極の両側に逆導電型のソー
ス領域およびドレイン領域を設ける工程と、前記ゲート
電極および前記ゲート酸化膜を覆う層間絶縁膜を設ける
工程と、前記ゲート酸化膜および前記層間絶縁膜の一部
を除去してコンタクトホールを設けた後、金属配線をコ
ンタクトホールと所望の領域との間に設けるトランジス
タとする工程と、前記金属配線および前記層間絶縁膜と
を覆う第１の保護膜を設ける工程と、前記第１の保護膜
の一部を除去して窓を設ける工程と、前記窓を通して前
記トランジスタ内の水素を外方拡散させる工程と、前記
第１の保護膜および前記窓を覆う第２の保護膜を設ける
工程とからなる半導体装置の製造方法。 - （２）前記第１の保護膜および前記第２の保護膜とはプ
ラズマを利用した化学的気相成長法により形成される窒
化膜であることを特徴とする請求項（１）記載の半導体
装置の製造方法。 - （３）前記第２の保護膜はアルミニウム等の金属薄膜で
あることを特徴とする請求項（１）記載の半導体装置の
製造方法。 - （４）前記窓を通して前記トランジスタ内の水素を外方
拡散させる工程は、２００〜４５０℃程度の加熱である
ことを特徴とする請求項（１）記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295489A JPH02260640A (ja) | 1989-03-31 | 1989-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8295489A JPH02260640A (ja) | 1989-03-31 | 1989-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260640A true JPH02260640A (ja) | 1990-10-23 |
Family
ID=13788616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8295489A Pending JPH02260640A (ja) | 1989-03-31 | 1989-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608353B2 (en) | 1992-12-09 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having pixel electrode connected to a laminate structure |
-
1989
- 1989-03-31 JP JP8295489A patent/JPH02260640A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608353B2 (en) | 1992-12-09 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having pixel electrode connected to a laminate structure |
| US7045399B2 (en) | 1992-12-09 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7061016B2 (en) | 1992-12-09 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7105898B2 (en) | 1992-12-09 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7547916B2 (en) | 1992-12-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US7897972B2 (en) | 1992-12-09 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit |
| US8294152B2 (en) | 1992-12-09 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit including pixel electrode comprising conductive film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701349A (en) | Semiconductor integrated circuit device and method of producing the same | |
| JPS62501184A (ja) | 半導体集積回路のための窒化された二酸化ケイ素層 | |
| JP2635809B2 (ja) | 半導体装置及びその製造方法 | |
| JP3181695B2 (ja) | Ｓｏｉ基板を用いた半導体装置の製造方法 | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| US5773339A (en) | Method of making diffused layer resistors for semiconductor devices | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH02260640A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH0319370A (ja) | 半導体装置 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04368125A (ja) | 半導体装置及びその製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| KR960000518B1 (ko) | 모스펫트(mosfet) 제조방법 | |
| JPS6074675A (ja) | 半導体装置 | |
| JPH0513697A (ja) | 半導体装置の製造方法 | |
| JP3095912B2 (ja) | 半導体集積回路装置 | |
| JPH021943A (ja) | 半導体装置の製造方法 | |
| JPH03278576A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR960026925A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH02101748A (ja) | 電界効果トランジスタの製造方法 |