JPH02260785A - クロマ信号ブランキング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばビデオカメラのクロマ信号処理回路
において、クロマ信号を帰線期間にブランキングする方
式°を改良したクロマ信号ブランキング回路に関する。

（従来の技術） ビデオカメラ等によって３原色信号として撮像されるビ
デオ信号は、ＴＶ受像機等のモニター装置で受信したり
、ＶＴＲに記録するため、ＰＡＬ或いはＮＴＳＣ等のカ
ラー信号にエンコードされる。エンコードされたカラー
信号は、帰線期間における信号成分を除去して輝度出力
と混合するため、ブランキングされる。このようなりロ
マ信号ブランキング回路の構成を第４図に示す。

第４図において、Ｒ，Ｇ、８３原色信号は、撮像素子の
方式に応じた所定の回路によって得られる。色差マトリ
ックス回路１は、前記３原色信号を入力し、例えばＲ−
ＹとＢ−Ｙの差信号を作出す。これら色差信号は、り０
マ変調器２に入り、Ｒ−Ｙ及びＢ−Ｙ軸に対応した位相
の搬送波信号ＣＷ１．０Ｗ２を変調する。

クロマ変調器２から出力する変調クロマ信号は、次に利
得制御回路３に入る。利得制御回路３は、変調クロマ信
号の振幅を一定にして次段ブランク回路４に供給する。

ブランク回路４には、ブランクパルス６が印加されてお
り、ブランク回路４は、このブランクパルス６の印加期
間、即ち水平帰線期間及び垂直帰線期間に変調クロマ信
号をブランキングする。これにより、ブランク回路４か
らは、帰線期間に信号成分或いはノイズ成分等の不要成
分が減衰された変調クロマ信号を出力端子５に導出する
。

尚、カラーバースト信号（以下単にバースト信号という
）は、端子５からのクロマ出力にバストパルスによって
挿入される。

上記において、ブランク回路４は、ブランク期間と通常
期間とのＤＣ段差が、１０ｍＶ程度しか許されないとい
う制約がある。ＤＣ段差があると、正確な色再現ができ
ず、またペデスタルレベルにも影響してしまう。このよ
うなりＣ段差を実現する従来のブランク回路を第５図に
示す。

第５図において、端子Ｐ１　、Ｐ２には利得制御回路３
からの変調クロマ信号を入力する。トランジスタＱｌ　
、Ｑ２は、バッファであり、各エミッタより信号を導出
する。トランジスタＱｌ　、　Ｑ２のエミッタからの信
号は、差動対を成すトランジスタＱ５　、Ｑ６のベース
に導く。トランジスタＱ５　、Ｑ６の各エミッタは、そ
れぞれ電流源Ｉ３゜Ｉ４を接続すると共に、両エミッタ
間に抵抗Ｒ１を接続する。また、トランジスタＱ５のコ
レクタは抵抗Ｒ２を介して電圧源ラインＶｃｃに接続し
、トランジスタＱ６のコレクタは直接電圧源Ｖｃｃに接
続する。クロマ出力は、トランジスタＱ５のコレクタよ
り端子Ｐ３を通して導出する。

一方、端子Ｐ４はブランクパルスの印加される端子であ
る。端子Ｐ４からのブランクパルスは、スイッチング用
トランジスタＱ３　、Ｑ４のそれぞれベースに導入する
。トランジスタＱ３　、Ｑ４のコレクタは、それぞれ電
圧源ラインＶｃｃに、エミッタはそれぞれ前記トランジ
スタＱ１及びＱ２のエミッタに接続する。尚、トランジ
スタＱ１゜Ｑ２のエミッタには電流１１ｔ１１，１２を
接続する。

このような回路において、通常期間は、トランジスタＱ
３　、Ｑ４は’ＯＦＦ”している。従って、トランジス
タＱ１　、Ｑ２は、変調クロマ信号をベースよりエミッ
タに導出し、この信号は、さらに、トランジスタＱ５　
、Ｑ６のベースよりトランジスタＱ５のコレクタに導出
する。

帰線期間は、ブランクパルスの印加により、トランジス
タＱ３　、Ｑ４は共にＯＮ　”する。トランジスタＱ３
　、Ｑ４が“ＯＮ”すると、トランジスタＱｌ　、Ｑ２
は“ＯＦＦ″するので、これによって、変調クロマ信号
の経路が断たれ、トランジスタＱ５　、Ｑ６のベースに
は信号は加わらない。

このとき、トランジスタＱ５は、抵抗Ｒ２，電流源Ｉ３
等によって定まるＤＣレベルを出力する。

このＤＣレベルは、トランジスタＱ５　、Ｑ６が増幅動
作をしている通常期間と略同じである。こうして、帰線
期間と通常期間のＤＣレベル段差を許容値以下に抑えて
いる。

ところで、ブランク回路４は、帰線期間に、交流成分の
振幅を減衰することでブランキングを行っている。この
ため、ブランク期間の不要成分を十分減衰できないとす
ると、後にバーストパルスによって挿入されるバースト
信号に不要成分が重畳して、バースト信号の周波数及び
位相ずれを惹起する虞れがある。

第５図の回路では、ブランク期間に、４０ＣＩＢ程度の
信号減衰田が得られる。この値は、民生用のビデオカメ
ラに用いる場合には十分な性能であるが、業務用では、
６０（ｊＢが必要とされている。

この値は、例えば１００％の変調クロマ信号が入力され
たときのバースト信号の周波数及び位相ずれを０．５ｄ
ｅａ以内に抑えるためには、の減衰量が必要であり、実
際には１００％以上の変調クロマ信号の場合も考えられ
るので、６０ｄＢ程度は必要になる。

このように、バースト信号に不要成分がリークして周波
数及び位相ずれを起こしている場合は、正常な色復調を
行えないので、ブランク回路における減衰量を確保する
ことは重要である。

（発明が解決しようとする課題） 従来のクロマ信号ブランキンク回路は、帰線ｍ間にブラ
ンク動作を行って不要成分を減衰させ、バースト信号を
保護しているが、十分な減衰特性が得られないという問
題があった。満足する減衰量を実現する回路は、回路素
子を多く用い、複雑な回路にすることで解決されるが、
このような回路は、素子数の増加によって帰線期間と通
常期間の００段差を許容値以下にすることが困難である
。

例えばトランジスタＱ１のエミッタ及びトランジスタＱ
５のベース間と、トランジスタＱ２のエミッタ及びトラ
ンジスタＱ６のベース間に、アイソレーションを高める
ダイオードを入れると、その順方向電圧分の００段差が
生じてしまう。

この発明は上記問題点を除去し、ブランク期間に必要な
減衰量を十分達成し、バースト信号へめ不要成分のリー
クによる周波数及び位相ずれを抑えるようにしたブラン
キング回路の提供を目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、変調り０マ信号を、帰線期間にブランキン
グする場合に、変調クロマ信号の振幅制御のための利得
制御回路にも利得制御をかけて必要な減衰量を稼ぐよう
にしたことを特徴とする。

（作用） このような構成によれば、バースト信号に重畳する不要
成分を、これによる周波数及び位相ずれが復調時に問題
とならない程度に抑えることができる。この場合、利得
制御回路において００段差を生じても、後段のクランプ
回路による減衰動作で減少させることかできる。

（実施例） 以下、この発明を図示の実施例によって詳細に説明する
。

第１図はこの発明に係るカラーエンコーダの概念図であ
る。１′は色差信号の入力端子であり、この端子１′か
らの色差信号は、従来と同様に、クロマ変調器２で変調
し、利得制御回路３を介してブランク回路４に入力する
。ブランク回路４からのクロマ出力は、端子５より導出
し、バーストパルスによってバースト信号を挿入した後
に輝度出力と混合する。

ここで、第１図は、ブランクパルス供給手段７によって
ブランクパルス６を、ブランク回路４と、利得制御回路
３とに供給している。

このような構成により、帰線期間における減衰量を、利
得制御回路３とブランク回路４の両方で分担する。これ
により、バースト信号に重畳する不要成分を、これによ
る周波数及び位相ずれが復調時に問題とならない程度に
抑えることができる。

第２図は前記ブランクパルス供給手段７の具体的構成を
示す。

第２図において、Ｐｌｌはブランクパルス入力端子であ
る。ブランクパルス供給手段７は、この端子Ｐ１１から
のパルスをトランジスタＱ２１．　Ｑ２２より成る差動
スイッチを介し、カレントミラートランジスタＱ２３．
　Ｑ２４を介してブランク回路４の端子Ｐ４に供給する
。また、ブランクパルス供給手段７は、ブランク回路４
へのブランクパルスと同じタイミングで、トランジスタ
Ｑ２５を介して利得制御回路３の利得制御端子Ｐ９にブ
ランクパルスを供給するようになっている。

詳述すると、トランジスタＱ２１．０２２は、電流源Ｉ
２１によってバイアスが与えられ、Ｑ２２のベースに印
加した電圧源Ｖ　ｒｅｒｌからの電圧とブランクパルス
とを比較して、差動スイッチの動作を行っている。即ち
、パルス期間（帰線期間）は、トランジスタＱ２１がＯ
Ｎ”し、トランジスタＱ２２が”　ＯＦ　Ｆ”して、通
常期間はトランジスタＱ２１が“ＯＦＦ”し、トランジ
スタＱ２２が“ＯＮ″する。

トランジスタＱ２１のコレクタは、それぞれトランジス
タＱ２４．　Ｑ２５とカレントミラーを成すトランジス
タＱ２３のコレクタに接続する。トランジスタＱ２３の
コレクタ・ベース間は短絡し、エミッタは抵抗Ｒ２１を
介して電圧源ラインＶｃｃに接続する。

トランジスタＱ２４．　Ｑ２５は、トランジスタＱ２３
と各ベースを共通に接続する。トランジスタＱ２４のエ
ミッタは抵抗Ｒ２２を介して電圧源ラインＶｃｃに接続
し、コレクタは前記端子Ｐ４に接続する。端子Ｐ４は抵
抗Ｒ２４を通して電圧源Ｖ　ｒｅｆ２からの電圧を印加
する。

トランジスタＱ２５のエミッタは抵抗Ｒ２３を介して電
圧源ラインＶｃｃに接続し、コレクタは前記利得制御端
子Ｐ９に接続する。利得制御端子Ｐ９には、抵抗Ｒ２５
を介して利得制御電圧源ｙ　ｃｏｎｔからの電圧を印加
する。これにより、端子Ｐ９には、帰線期間にブランク
パルスによる電圧成分が重畳された制御電圧Ｓが印加さ
れることになる。この制ｔＩｌ電圧は、端子Ｐ１０に加
える基準電圧源Ｖｒｅｆからの電圧との差電圧の形で、
利得制御回路３の利得を制御する。

次に、第３図は利得制御回路３の構成を示す。

第３図において、端子Ｐ　５．　Ｒ６にはクロマ変調器
２からの信号が加わっている。端子Ｐ５　、　Ｒ６から
の信号は、それぞれトランジスタＱ１１．　Ｑ１２のベ
ースに入力する。トランジスタＱ１１．　Ｑ１２の各コ
レクタからの信号は、ゲインセルを構成するトランジス
タＱ１３〜Ｑ１６を介して端子Ｐ７　、　Ｒ８に差動形
式で導出するようになっている。

即ち、トランジスタＱ１３．　Ｑ１４のベースは共通に
接続し、エミッタはそれぞれトランジスタＱ１５゜Ｑｌ
Ｂのベースに接続する。これらエミッタ及びコレクタの
接続点に前記トランジスタＱ１１．　Ｑ１２のコレクタ
を接続する。トランジスタＱ１５のコレクタは抵抗Ｑ１
２を介して電圧源ラインＶＣＣに接続し、トランジスタ
Ｑ１６のコレクタは抵抗Ｒ１３を介して電圧源ラインＶ
ｃｃに接続する。尚、トランジスタＱ１３．　Ｑ１４の
ベースへは、基準電圧源■ｒｅｒ４からの電圧を共通に
印加し、各コレクタは電圧源ラインＶＣＣに接続する。

前記抵抗Ｒ１２，Ｒ１３は、トランジスタＱ１７゜Ｑｌ
Ｂのコレクタにもそれぞれ接続する。トランジスタＱ１
７．　ＱｌＢは、それぞれベース及びエミッタが共通で
あり、ベース共通−接続点は前記トランジスタＱ１３．
　Ｑ１４のベースにそれぞれ接続する。

前記トランジスタＱ１５．　ＱｌＢと、トランジスタＱ
１７．　ＱｌＢとは、それぞれ差動増幅構成のトランジ
スタＱ１９．　Ｑ２０によって駆動されるようになって
いる。即ち、トランジスタＱ１５．　ＱｌＢのエミッタ
共通接続点は、トランジスタＱ１９のコレクタに接続し
、トランジスタＱ１７とＱｌＢのエミッタ共通接続点は
トランジスタＱ２０に接続する。トランジスタＱ２０と
、前記トランジスタＱ１９とは、それぞれのベースを端
子Ｐ９　、　Ｐｌｏに接続して、電圧Ｖ　ｒｅｆ３と制
御電圧Ｓとで駆動されるようになっている。

尚、トランジスタＱ１９．　Ｑ２０のエミッタ間は抵抗
Ｒ１４にて接続し、トランジスタＱ１９のエミッタは電
流源１１３を、トランジスタＱ２０は電流源１１４を接
続する。また、トランジスタＱ１１．　Ｑ１２は、エミ
ッタ間を抵抗Ｒ１１にて接続すると共に、同各エミッタ
を電流源１１１，１１２に接続する。

以上の構成により、端子Ｐ１１からのブランクパルスは
、帰線期間にブランク回路４と利得制御回路３に供給す
ることができる。即ち、第２図で、トランジスタＱ２１
が“ＯＮ”（帰線期間）のときは、これによるカレント
ミラー電流がトランジスタＱ２３．　Ｑ２４及びＱ２５
に流れて、利得制御回路３とブランク回路４にブランク
パルスによる電流が流入して、それぞれ信号の減衰動作
を行う。

ブランク回路４における動作は第５図と同様であり説明
を省略する。利得制御回路３では以下のようになる。

トランジスタＱ２５からのブランクパルスは、抵抗Ｒ２
５によってＶ　ｃｏｎｔと重畳する。従って、利得制御
回路３の利得制御端子Ｐ９への制御電圧Ｓは、クロマ信
号の振幅を揃える電圧成分と、帰線期間におけるブラン
クパルス成分との重畳電圧となる。

利得制御回路３は、前記ブランクパルス成分の重畳した
制御電圧と、一定の電圧ｉｌ！電圧Ｖ　ｒｅｆ３との差
電圧によってトランジスタＱ１９．　Ｑ２０を差動で動
作させる。これによるトランジスタＱ１９のコレクタ電
流の変化によって、端子Ｐ７．Ｐ８からの出力信号にお
ける振幅をコントｂニルする。これにより、帰線期間の
利得を絞込み、所定の減衰量（例えば２０ｄＢ程度）を
稼ぐことができる。尚、トランジスタＱ１７．　ＱｌＢ
は、出力信号のＤＣレベル変動を抑えるためのものであ
る。

ここで、上記利得制御回路３は、００段差を生じても、
後のブランク回路で４０ｄＢ程度の減衰量があるので、
利得制御回路３によって生じる００段差の影響は問題に
ならない。

こうして本実施例によれば、利得制御回路３とブランク
回路４で略６０ｄｂの減衰量を得ることができ、１００
％変調時のクロマ信号の位相ずれを、０．５ｄｅａ以内
に抑えることができる。

［発明の効果］ 以上説明したようにこの発明によれば、変調クロマ信号
の減衰量を、素子を増加することなく達成し、色再現性
能を良好にするという効果が有る。

【図面の簡単な説明】

第１図１．はこの発明に係るり０マ信号ブランキング回
路の概念を示すブロック図、第２図第１図に基づく具体
的な実施例を示す回路図、第３図は第２図の実施例にお
ける利得制御回路を示す回路図、第４図は従来のクロマ
信号ブランキング回路の構成を示すブロック図、第５図
は従来の構成に用いられる具体的回路を示す回路図であ
る。 １′・・・変調クロマ信号入力端子、２・・・クロマ変
調器、３・・・利得制御回路、４・・・ブランク回路、
５・・・クロマ出力端子、６・・・ブランクパルス、７
・・・ブランクパルス供給手段、Ｑ２１〜Ｑ２５・・・
トランジスタ、Ｐ９・・・利得制御ｍ端子。 第３図 第２図

Claims (1)

1. 【特許請求の範囲】 クロマ変調器からの変調クロマ信号を帰線期間に対応し
   てブランキングするクロマ信号ブランキング回路であっ
   て、 前記変調器からの変調クロマ信号の振幅を揃える利得制
   御回路と、 この利得制御増幅器からの信号をブランクパルスによつ
   てブランキングするブランク回路と、このブランク回路
   へのブランキングパルスを前記利得制御回路へも供給し
   て信号を減衰させるブランクパルス供給手段とを具備し
   たことを特徴とするクロマ信号ブランキング回路。