JPH0226083A - プレーナ型受光素子及びその製造方法 - Google Patents
プレーナ型受光素子及びその製造方法Info
- Publication number
- JPH0226083A JPH0226083A JP63176353A JP17635388A JPH0226083A JP H0226083 A JPH0226083 A JP H0226083A JP 63176353 A JP63176353 A JP 63176353A JP 17635388 A JP17635388 A JP 17635388A JP H0226083 A JPH0226083 A JP H0226083A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- crystal growth
- type
- substrate
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000013078 crystal Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000605 extraction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 15
- 230000031700 light absorption Effects 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 abstract description 16
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 4
- 230000003292 diminished effect Effects 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板上に形成されたプレーナ型半導体受光
素子およびその製造方法に関するものである。
素子およびその製造方法に関するものである。
半導体受光素子は、小型軽量であり、光信号の変化に対
して高速に追従できることから、光通信、光情報処理に
不可欠のものである。最近では、集積度を向上させる為
、ますます微細化が進んでいる。
して高速に追従できることから、光通信、光情報処理に
不可欠のものである。最近では、集積度を向上させる為
、ますます微細化が進んでいる。
第３図は、従来のブレーナ型受光素子を示す断面図であ
る。高抵抗化されたＩｎＰの基板１には、逆台形状の凹
溝が形成されている。この凹溝内面に沿って、例えばｐ
型の第１結晶成長層２が埋め込まれている。この第１結
晶成長層２は、ＧａＩ ｎＡｓで形成されており、上記
凹溝より小さい凹溝を構成している。この凹溝には、内
面に沿って光吸収層３か形成されている。この光吸収層
３は、アンドープのＩ ｎＧａＡｓで形成されており、
上記凹溝より小さい凹溝を構成している。この凹溝内に
は、例えばｎ型の第２結晶成長層４が埋め込まれており
、基板表面を平坦化しＣいる。この平坦化された表面上
には、一対の信号取出し用電極５．６が形成されている
。
る。高抵抗化されたＩｎＰの基板１には、逆台形状の凹
溝が形成されている。この凹溝内面に沿って、例えばｐ
型の第１結晶成長層２が埋め込まれている。この第１結
晶成長層２は、ＧａＩ ｎＡｓで形成されており、上記
凹溝より小さい凹溝を構成している。この凹溝には、内
面に沿って光吸収層３か形成されている。この光吸収層
３は、アンドープのＩ ｎＧａＡｓで形成されており、
上記凹溝より小さい凹溝を構成している。この凹溝内に
は、例えばｎ型の第２結晶成長層４が埋め込まれており
、基板表面を平坦化しＣいる。この平坦化された表面上
には、一対の信号取出し用電極５．６が形成されている
。
この技術によれば、基板表面に段差がないので、集積化
に適しＦＥＴ等の電子デバイスとの一体化に優れている
。
に適しＦＥＴ等の電子デバイスとの一体化に優れている
。
次に、このブレーナ型受光素子の製造方法を説明する。
このブレーナ型受光素子は、３＠の結晶成長層で構成さ
れている。これらの結晶成長層の埋め込みは、有機金属
気相成長（ＯＭＶＰＥ）による選択成長技術（ジャーナ
ル オブ クリスタル グロース（Ｊｏｕｒｎａｌ ｏ
ｆ’ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ） ７７（１９
８Ｂ）、ｐｐ、２９７−３０２）や、凹溝を形成し結晶
成長層を埋め込んだ後にイオンビームエツチングを行い
、表面部を平坦化させる技術（ジャーナル オブライト
ウエーブ チクノロシイ（ＪＯＵＲＮＡＬ ０ＦＬＩＧ
ＩＴＷＡＶＥ ＴＰＣＩＩＮＯＬＯＧＹ ） 、ＶＯＬ
、ＬＴ−５，ＮＯ，１０゜０ＣＴＯＢＩＥＲ１９８７，
ｐｐ、１３７１−１３７６）によりなされていた。
れている。これらの結晶成長層の埋め込みは、有機金属
気相成長（ＯＭＶＰＥ）による選択成長技術（ジャーナ
ル オブ クリスタル グロース（Ｊｏｕｒｎａｌ ｏ
ｆ’ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ） ７７（１９
８Ｂ）、ｐｐ、２９７−３０２）や、凹溝を形成し結晶
成長層を埋め込んだ後にイオンビームエツチングを行い
、表面部を平坦化させる技術（ジャーナル オブライト
ウエーブ チクノロシイ（ＪＯＵＲＮＡＬ ０ＦＬＩＧ
ＩＴＷＡＶＥ ＴＰＣＩＩＮＯＬＯＧＹ ） 、ＶＯＬ
、ＬＴ−５，ＮＯ，１０゜０ＣＴＯＢＩＥＲ１９８７，
ｐｐ、１３７１−１３７６）によりなされていた。
しかしながら、従来技術に係るブレーナ型受光素子は、
いずれも結晶成長層を溝内に埋め込むことから、第１結
晶成長層２が基板１表面にほとんど露出せず、信号取出
し用電極６の面積（電流通路面積）が小さくなる。その
為、接触抵抗が大きくなり、信頼性が悪いという欠点が
あった。
いずれも結晶成長層を溝内に埋め込むことから、第１結
晶成長層２が基板１表面にほとんど露出せず、信号取出
し用電極６の面積（電流通路面積）が小さくなる。その
為、接触抵抗が大きくなり、信頼性が悪いという欠点が
あった。
また、製造過程において信号取出し用電極６は溝内部に
埋め込まれた第１結晶成長層２上で形成されるので、は
とんど基板１の表面に露出していない領域で電極を形成
しなけらばならず、電極を形成することが困難であった
。その為、生産効率が悪いという欠点かあった。
埋め込まれた第１結晶成長層２上で形成されるので、は
とんど基板１の表面に露出していない領域で電極を形成
しなけらばならず、電極を形成することが困難であった
。その為、生産効率が悪いという欠点かあった。
そこで、この発明は接触抵抗の低減化、信頼性の向上を
目的とする。
目的とする。
また、電極の取出しを容易にすることにより、生産効率
の向上を目的とする。
の向上を目的とする。
上記課題を達成する為、この発明（ブレーナ型受光素子
）は、高抵抗化された基板に第１導電型不純物がドープ
された第１導電型領域と、この第１導電型領域内に信号
取り出し用電極を形成する為の広さを少なくとも露出さ
せて形成された溝部内面に沿って埋め込まれている光吸
収層と、この光吸収層の上面に沿って埋め込まれ基板表
面を平坦化している第２導電型結晶成長層と、上記第１
導電型領域上に形成された少なくとも１つの信号取り出
し用電極と、上記第２導電型結晶成長層上に形成された
少なくとも１つの信号取り出し用電極とを備えて構成さ
れている。
）は、高抵抗化された基板に第１導電型不純物がドープ
された第１導電型領域と、この第１導電型領域内に信号
取り出し用電極を形成する為の広さを少なくとも露出さ
せて形成された溝部内面に沿って埋め込まれている光吸
収層と、この光吸収層の上面に沿って埋め込まれ基板表
面を平坦化している第２導電型結晶成長層と、上記第１
導電型領域上に形成された少なくとも１つの信号取り出
し用電極と、上記第２導電型結晶成長層上に形成された
少なくとも１つの信号取り出し用電極とを備えて構成さ
れている。
また、この発明（ブレーナ型受光素子の製造方法）は、
高抵抗化された基板に第１導電型不純物をドープさせる
第１の工程と、この第１導電型領域内に信号取り出し用
電極を形成する為の広さを少なくとも露出させて溝部を
形成する第２の工程と、この溝部内面に沿って光吸収層
を埋め込むと共に、その上に第２導電型結晶成長層を埋
め込み、上記基板表面を平坦化させる第３の工程と、上
記第１導電型領域および上記第２導電型結晶成長層上に
、少なくとも一つの信号取出し用電極をそれぞれ形成す
る第４の工程とを含んで構成される。
高抵抗化された基板に第１導電型不純物をドープさせる
第１の工程と、この第１導電型領域内に信号取り出し用
電極を形成する為の広さを少なくとも露出させて溝部を
形成する第２の工程と、この溝部内面に沿って光吸収層
を埋め込むと共に、その上に第２導電型結晶成長層を埋
め込み、上記基板表面を平坦化させる第３の工程と、上
記第１導電型領域および上記第２導電型結晶成長層上に
、少なくとも一つの信号取出し用電極をそれぞれ形成す
る第４の工程とを含んで構成される。
この発明（ブレーナ型受光素子）は、以上のように構成
されているので、信号取出し用電極を形成する領域を広
くすることができる。
されているので、信号取出し用電極を形成する領域を広
くすることができる。
また、この発明（ブレーナ型受光素子の製造方法）は、
信号取出し用電極を形成する領域を広くすることが容易
になる。
信号取出し用電極を形成する領域を広くすることが容易
になる。
以下、この発明に係るブレーナ型受光素子及びその製造
方法の一実施例を添附図面に基づき説明する。なお、説
明において同一要素には同一符号を使用し、重複する説
明は省略する。
方法の一実施例を添附図面に基づき説明する。なお、説
明において同一要素には同一符号を使用し、重複する説
明は省略する。
第１図は、この発明に係るブレーナ型受光素子の一実施
例を示す断面図である。Ｆｅ等のドーピングにより高抵
抗化されたＩｎＰ等の基板７には、例えばＺｎ等のｐ形
（第１導電型）不純物が熱拡散（ドーピング）された拡
散領域８が形成されている。この拡散領域８には、逆台
形状の凹溝が形成されており、アンドープのＧａ１ｎＡ
ｓの光吸収層９が凹溝内面に沿って形成されている。さ
らに、この光吸収層９上には、Ｇ ａ １ ｎ Ａ ｓ
のｎ形（第２導電型）結晶成長層１０が埋め込まれてお
り、基板７の表面が平坦化されている。なお、光吸収層
９は、吸収する光波長により材質が選択されるもので、
Ｇａ１ｎＡｓに限定されるものではない。例えば、１．
３μｍ、１．５５μｍ以外の波長を持つ光を吸収する場
合には、Ｑ ａ Ａ ｓ ５ＡＩＧａＡｓを使用するこ
ともできる。
例を示す断面図である。Ｆｅ等のドーピングにより高抵
抗化されたＩｎＰ等の基板７には、例えばＺｎ等のｐ形
（第１導電型）不純物が熱拡散（ドーピング）された拡
散領域８が形成されている。この拡散領域８には、逆台
形状の凹溝が形成されており、アンドープのＧａ１ｎＡ
ｓの光吸収層９が凹溝内面に沿って形成されている。さ
らに、この光吸収層９上には、Ｇ ａ １ ｎ Ａ ｓ
のｎ形（第２導電型）結晶成長層１０が埋め込まれてお
り、基板７の表面が平坦化されている。なお、光吸収層
９は、吸収する光波長により材質が選択されるもので、
Ｇａ１ｎＡｓに限定されるものではない。例えば、１．
３μｍ、１．５５μｍ以外の波長を持つ光を吸収する場
合には、Ｑ ａ Ａ ｓ ５ＡＩＧａＡｓを使用するこ
ともできる。
前述した拡散領域８及び結晶成長層１０上には、ｐ型電
極（第１信号取り出し用電極）１１及びｎ形電極（第２
信号取り出し用電極）１２が形成されている。
極（第１信号取り出し用電極）１１及びｎ形電極（第２
信号取り出し用電極）１２が形成されている。
この実施例によれば、電極１１を形成する領域を広くす
ることができるので、電極を大きくすることができる。
ることができるので、電極を大きくすることができる。
従って、抵抗値を低減することができ、信頼性を向上さ
せることができる。
せることができる。
次に、第２図に基づき、この発明に係るブレーナ型受光
素子の製造方法の一実施例を説明する。
素子の製造方法の一実施例を説明する。
まず、第１の工程では高抵抗化された基板７１；第１導
電型不純物を拡散させる。具体的には、Ｆｅ等がドープ
されて高抵抗化されたＩｎＰの基板７の全面に窒化硅素
膜（ＳｉＮｘ）（あるいは酸化硅素膜（Ｓｉ０２））１
Ｂをサイクロトロン共鳴プラズマあるいはプラズマＣＶ
Ｄ法等により形成する（同図（ｂ））。次に、フォトリ
ソグラフィ技術により、拡散マスクを形成する（同図（
Ｃ））。拡散マスクのない開口部Ａ Ｉ：Ｚ ｎ等のｐ
型（第１導電型）不純物を熱拡散をする（同図（ｄ）、
（ｅ））。
電型不純物を拡散させる。具体的には、Ｆｅ等がドープ
されて高抵抗化されたＩｎＰの基板７の全面に窒化硅素
膜（ＳｉＮｘ）（あるいは酸化硅素膜（Ｓｉ０２））１
Ｂをサイクロトロン共鳴プラズマあるいはプラズマＣＶ
Ｄ法等により形成する（同図（ｂ））。次に、フォトリ
ソグラフィ技術により、拡散マスクを形成する（同図（
Ｃ））。拡散マスクのない開口部Ａ Ｉ：Ｚ ｎ等のｐ
型（第１導電型）不純物を熱拡散をする（同図（ｄ）、
（ｅ））。
第２の工程では、この拡散領域８に溝部Ｃを形成する。
具体的には、前述したように、拡散領域８の一部にレジ
スト膜１４を塗布しく同図（ｆ）） 基板７の全面に例
えば窒化硅素膜（ＳｉＮｘ）１５をＣＶＤ等により形成
する（同図（ｇ））。次に、リフトオフ法により前述し
たレジスト膜１４を除去し、拡散領域８の基板７上の面
積（開口部Ａ）り狭い開口部Ｂを形成する（同図（ｈ）
）。この開口部Ｂを介して異方性エツチングを行い、拡
散領域８内に逆台形状の溝部Ｃを形成する（同図（ｉ）
）。
スト膜１４を塗布しく同図（ｆ）） 基板７の全面に例
えば窒化硅素膜（ＳｉＮｘ）１５をＣＶＤ等により形成
する（同図（ｇ））。次に、リフトオフ法により前述し
たレジスト膜１４を除去し、拡散領域８の基板７上の面
積（開口部Ａ）り狭い開口部Ｂを形成する（同図（ｈ）
）。この開口部Ｂを介して異方性エツチングを行い、拡
散領域８内に逆台形状の溝部Ｃを形成する（同図（ｉ）
）。
第３の工程では、溝部Ｃの内面に沿って光吸収層９及び
ｎ型（第２導電型）結晶成長層１０を埋め込み、基板表
面を平坦化させる（同図（ｊ）、（ｋ）、（１））。こ
こで、光吸収層９はアンドープのＧａ１ｎＡｓ等で構成
されており、ｎ型（第２導電型）結晶成長層１０は例え
ばＧａ１ｎＡｓ等で構成されている。これらの埋め込み
は、従来技術と同様に、有機金属気相成長による選択埋
め込み成長技術で行うことができる。
ｎ型（第２導電型）結晶成長層１０を埋め込み、基板表
面を平坦化させる（同図（ｊ）、（ｋ）、（１））。こ
こで、光吸収層９はアンドープのＧａ１ｎＡｓ等で構成
されており、ｎ型（第２導電型）結晶成長層１０は例え
ばＧａ１ｎＡｓ等で構成されている。これらの埋め込み
は、従来技術と同様に、有機金属気相成長による選択埋
め込み成長技術で行うことができる。
第４の工程では、上記拡散領域８上にｐ型電極（第１信
号取り出し用電極）１１を形成すると共に、上記ｎ型（
第２導電型）結晶成長層１０上にｎ型電極（第２信号取
り出し用電極）１２をそれぞれ形成する（同図（ｍ））
。これらの電極１１．１２は、オーミック接触で形成さ
れる。
号取り出し用電極）１１を形成すると共に、上記ｎ型（
第２導電型）結晶成長層１０上にｎ型電極（第２信号取
り出し用電極）１２をそれぞれ形成する（同図（ｍ））
。これらの電極１１．１２は、オーミック接触で形成さ
れる。
この実施例によれば、従来技術と異なり広い領域に電極
を形成することができ、電極を簡単に形成することがで
きる。その為、生産効率を向上させることができる。
を形成することができ、電極を簡単に形成することがで
きる。その為、生産効率を向上させることができる。
なお、上記実施例においては第１導電型としてｐ型、第
２導電型としてｎ型を使用しているが、第１導電型とし
てｎ型、第２導電型としてｐ型を使用してもよい。この
場合のｎ形不純物としては、Ｓｉ等を使用することがで
きる。
２導電型としてｎ型を使用しているが、第１導電型とし
てｎ型、第２導電型としてｐ型を使用してもよい。この
場合のｎ形不純物としては、Ｓｉ等を使用することがで
きる。
また、第１導電型不純物を基板内に混入する方法として
熱拡散法を行っているが、イオン注入法でもよい。重要
なことは、不純物を基板内に入れることにより、第１導
電型領域を広く形成する点である。
熱拡散法を行っているが、イオン注入法でもよい。重要
なことは、不純物を基板内に入れることにより、第１導
電型領域を広く形成する点である。
さらに、この第１導電型不純物を基板内に混入する工程
（第１の工程）を、溝部Ｃを形成した後に行ってもよい
（第２図（ｉ）参照）。
（第１の工程）を、溝部Ｃを形成した後に行ってもよい
（第２図（ｉ）参照）。
なお、基板はＩｎＰに限定されるものではない。
例えば、ＧａＡｓ、Ｓｉ等でもよい。
この発明（ブレーナ型受光素子）は、以上説明したよう
に構成されているので、電極を十分に大きく構成するこ
とができる。その為、接触抵抗を低くすることができ、
信頼性を向上させることができる。
に構成されているので、電極を十分に大きく構成するこ
とができる。その為、接触抵抗を低くすることができ、
信頼性を向上させることができる。
また、この発明（ブレーナ型受光素子の製造方法）は、
以上説明したように構成されているので、基板表面上に
電極を取り出すことが一段と容易になる。
以上説明したように構成されているので、基板表面上に
電極を取り出すことが一段と容易になる。
第１図は、この発明に係るブレーナ型受光素子の一実施
例を示す断面図、第２図は、この発明に係るブレーナ型
受光素子の製造方法の一実施例を示す工程図、第３図は
、従来技術に係るブレーナ型受光素子を示す断面図であ
る。 １．７・・・基板 ２・・・第１結晶成長層 ３．９・・・光吸収層 ４・・・第２結晶成長層 ５．６・・・信号取出し用電極 ８・・・拡散領域 １０・・・ｎ型結品成長層 １１・・・ｐ型電極 １２・・・ｎ型電極 １３・・・窒化硅素膜 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
山 １） 行 −ブし−ナ型
受光素子 第１図 従来技杯〒 第３図 第２図
例を示す断面図、第２図は、この発明に係るブレーナ型
受光素子の製造方法の一実施例を示す工程図、第３図は
、従来技術に係るブレーナ型受光素子を示す断面図であ
る。 １．７・・・基板 ２・・・第１結晶成長層 ３．９・・・光吸収層 ４・・・第２結晶成長層 ５．６・・・信号取出し用電極 ８・・・拡散領域 １０・・・ｎ型結品成長層 １１・・・ｐ型電極 １２・・・ｎ型電極 １３・・・窒化硅素膜 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹間
山 １） 行 −ブし−ナ型
受光素子 第１図 従来技杯〒 第３図 第２図
Claims (1)
- 【特許請求の範囲】 １、高抵抗化された基板に第１導電型不純物がドープさ
れた第１導電型領域と、 前記第１導電型領域内に信号取り出し用電極を形成する
為の広さを少なくとも露出させて形成された溝部の内面
に沿って埋め込まれている光吸収層と、 前記光吸収層の上面に沿って埋め込まれ、基板表面を平
坦化している第２導電型結晶成長層と、前記第１導電型
領域上に形成された少なくとも一つの第１信号取り出し
用電極と、 前記第２導電型結晶成長層上に形成された少なくとも一
つの第２信号取り出し用電極とを備えて構成されている
ことを特徴とするプレーナ型受光素子。 ２、高抵抗化された基板に第１導電型不純物をドープし
、第１導電型領域を形成する第１の工程と、 前記第１導電型領域内に信号取り出し用電極を形成する
為の広さを少なくとも露出させて溝部を形成する第２の
工程と、 前記溝部内面に沿って光吸収層を埋め込むと共に、その
上に第２導電型結晶成長層を埋め込み、前記基板表面を
平坦化させる第３の工程と、前記第１導電型領域上に第
１信号取り出し用電極を形成すると共に、前記第２導電
型結晶成長層上に第２信号取り出し用電極をそれぞれ形
成する第４の工程とを含んで構成されることを特徴とす
るプレーナ型受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176353A JPH0226083A (ja) | 1988-07-15 | 1988-07-15 | プレーナ型受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176353A JPH0226083A (ja) | 1988-07-15 | 1988-07-15 | プレーナ型受光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226083A true JPH0226083A (ja) | 1990-01-29 |
Family
ID=16012121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176353A Pending JPH0226083A (ja) | 1988-07-15 | 1988-07-15 | プレーナ型受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226083A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006133723A (ja) * | 2004-10-08 | 2006-05-25 | Sony Corp | 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法 |
| JP2007516607A (ja) * | 2003-05-29 | 2007-06-21 | アプライド マテリアルズ インコーポレイテッド | 埋込式導波路検出器 |
-
1988
- 1988-07-15 JP JP63176353A patent/JPH0226083A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516607A (ja) * | 2003-05-29 | 2007-06-21 | アプライド マテリアルズ インコーポレイテッド | 埋込式導波路検出器 |
| JP2006133723A (ja) * | 2004-10-08 | 2006-05-25 | Sony Corp | 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8835831B2 (en) | Polarized light detecting device and fabrication methods of the same | |
| JP2867983B2 (ja) | フォトディテクタおよびその製造方法 | |
| JP2580451B2 (ja) | 受信用光電集積素子及びその製造方法 | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| EP0450827B1 (en) | Silicon photodiode for monolithic integrated circuits and method for making same | |
| US6924918B2 (en) | Optical modulator and method of manufacturing the same | |
| CN111509078B (zh) | 硅基光电探测器及其制造方法 | |
| KR920009898B1 (ko) | 수신용 광전집적회로 및 그 제조방법 | |
| CN111129226A (zh) | 锗探测器的制造方法 | |
| JPH0226083A (ja) | プレーナ型受光素子及びその製造方法 | |
| JP3245308B2 (ja) | 半導体装置の製造方法 | |
| CN222396002U (zh) | 光电探测器、芯片 | |
| CN111048626B (zh) | 硅基光电探测器的制造方法 | |
| JP2645460B2 (ja) | 受光素子の製造方法 | |
| JPH01259576A (ja) | 光導電型受光素子 | |
| US7187048B2 (en) | Semiconductor light-receiving device | |
| JPS61144076A (ja) | 半導体受光素子 | |
| JP2722699B2 (ja) | ｐｉｎフォトダイオード | |
| JPH09293886A (ja) | 半導体装置及びその製造方法 | |
| JPH1126835A (ja) | 半導体ホール素子及びその製造方法 | |
| JPH05259500A (ja) | 受光素子 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPH06151942A (ja) | 半導体受光素子及びその製造方法 | |
| JPS59119773A (ja) | 半導体受光素子 | |
| JPS62214663A (ja) | 静電誘導型半導体装置の製造方法 |