JPH1126835A

JPH1126835A - 半導体ホール素子及びその製造方法

Info

Publication number: JPH1126835A
Application number: JP9176912A
Authority: JP
Inventors: Tetsuo Ishii; 井哲夫石
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-07-02
Filing date: 1997-07-02
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】ホール素子の基板に対して垂直な方向の磁束
だけでなく、平行な方向の磁束に対しても十分な感度を
有し、その使用に際して実装上の工夫を凝らす必要を無
くし、且つ信頼性が高く、用途を拡大することができる
半導体ホール素子及びその製造方法を提供することを目
的とする。【解決手段】半導体基板の表面に対して傾斜した底面
を有する活性層を備えたものとして構成することによ
り、基板に対して斜め或いは平行に印加される磁束に対
する感度を向上させることができる。このような活性層
は、半導体基板をメサ・エッチングして形成した凹部に
埋め込み成長するか、またはくさび型の断面形状を有す
るマスクを透過してドーパントを導入することにより形
成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体ホール素子及
びその製造方法に関し、特に素子の基板に対して斜め方
向の磁界を感度良く検出することができる半導体ホール
素子及びその製造方法に関する。

【０００２】

【従来の技術】半導体ホール素子は、半導体のホール効
果を利用することにより、磁界の強度を電圧信号として
検出する素子であり、例えば、ビデオ・カセット・レコ
ーダやフロッピー・ディスク・ドライブなどの装置にお
いてモータの動作を制御するために広く利用されてい
る。

【０００３】図８は、従来の半導体ホール素子を表す概
略構成図である。すなわち、同図（ａ）は、その平面図
であり、同図（ｂ）は、そのＡ−Ａ’線断面図である。

【０００４】半導体ホール素子は、一般に、ＩＩＩ−Ｖ
族系の化合物半導体基板上に形成される。図８に示した
例では、一辺が２００〜３００ミクロンの正方形状に分
割された半絶縁性のガリウム砒素基板１１０の表面層部
分に、磁電変換部１２０と、電流入力あるいは電圧出力
のための電極１３０とが形成されている。磁電変換部１
２０は、基板１１０の表面から一様な深さに形成された
ｎ型領域であり、「活性領域」と称されることもある。
また、電極１３０の下部には、高いキャリア濃度を有す
るｎ⁺型領域が形成されている。さらに、基板１１０の
表面は、保護膜１４０により覆われている。

【０００５】図８に示したような従来のホール素子は、
基板１１０の表面に対して垂直な方向の磁束に対して
は、十分な感度を有するが、平行な方向の磁束に対して
は殆ど感度を有さない。

【０００６】ここで、図９を参照しながら、ホール素子
の感度特性について説明する。

【０００７】図９は、半導体基板２００に対して、磁束
Ｂが印加されている様子を表す概略説明図である。ここ
で、半導体基板２００の幅をｗ、長さをｌ、厚さをｄ、
基板２００の表面と磁束Ｂとの間の角度をθとすると、
ホール効果によるホール出力電圧Ｖｈは、次式により表
される。

【０００８】Ｖｈ＝Ｋｈ・Ｉｃ・Ｂ・ｓｉｎθ （１）ここで、Ｋｈ＝Ｒｈ・ｆｈ（θ／ｗ）／ｄ上式において、Ｒｈは「ホール係数」と称される量であ
る。また、ｆｈは（θ／ｗ）の関数であり、「形状因
子」と称される。（１）式において、磁束Ｂが一定であ
ると仮定すると、θ＝９０°すなわち磁束Ｂが基板面に
対して垂直な場合にホール電圧Ｖｈは最大となり、θ＝
０°すなわち磁束Ｂが基板面に対して平行な場合にホー
ル電圧Ｖｈは最小となる。つまり、磁束に対してホール
素子を平行方向に配置すると、検出感度が低くなる。

【０００９】このために、図８に示したような従来のホ
ール素子を使用する際には、検出すべき磁束に対して基
板表面ができるだけ垂直方向になるように実装上の工夫
が凝らされていた。

【００１０】

【発明が解決しようとする課題】しかし、近年、ホール
素子を使用したブラシレス・モータなどを搭載した各種
の電子機器に対して、さらなる小型化、薄型化が要求さ
れている。この要求に応えるために、検出すべき磁束の
方向に対して、ホール素子を垂直に実装することが困難
になるような場合がしばしば生ずる。このように、寸法
上の制約から、ホール素子を磁束に対して斜め方向に実
装すると、検出感度が低下し、電子機器の信頼性が低下
することとなる。また、極端な場合には、実質的に磁束
を検出できず、ホール素子を利用することが不可能とな
る場合も生じていた。

【００１１】図１０は、ビデオ・テープ・レコーダやフ
ロッピー・ディスク・ドライブ装置において使用されて
いる薄型ブラシレス・モータの要部を表す概略構成図で
ある。すなわち、ブラシレス・モータにおいては、電磁
石１５０とマグネット１８０とが対向している。マグネ
ット１８０はロータ１６０に固定され、軸１８２を中心
に回転し、軸受け１８２により支持されている。この電
磁石１５０からの磁束を検出するためにホール素子１７
０が使用されている。ここで、モータの厚さ寸法を薄く
するためには、ホール素子１７０は、同図に示したよう
に、電磁石１５０に対して平行方向に実装することが望
ましい。その結果として、同図に示したように、磁束Ｂ
は、ホール素子１７０に対して斜め方向から入射するこ
ととなる。

【００１２】しかし、図９に関して前述したように、従
来のホール素子は、素子の基板に対して入射する磁束の
方向が平行に近づくほど検出感度が低下するという問題
を有する。従って、ホール素子の検出感度の維持と、搭
載機器の小型化という２つの要請を同時に満足すること
が困難であった。

【００１３】本発明はかかる問題点に鑑みてなされたも
のである。すなわち、本発明は、ホール素子の基板に対
して垂直な方向の磁束だけでなく、平行な方向の磁束に
対しても十分な感度を有し、その使用に際して実装上の
工夫を凝らす必要を無くし、且つ信頼性が高く、用途を
拡大することができる半導体ホール素子及びその製造方
法を提供することを目的とする。

【００１４】

【課題を解決するための手段】すなわち、本発明の半導
体ホール素子は、半導体基板の表面に対して傾斜した底
面を有する活性領域を備えたものとして構成される。こ
のように活性領域を形成することにより、基板に対して
斜め或いは平行に印加される磁束に対する感度を向上さ
せることができる。

【００１５】また、この半導体基板は、半絶縁性のガリ
ウム砒素基板であり、活性領域は、ｎ型領域とすること
が望ましい。

【００１６】さらに、このｎ型領域のドーパントとして
は、シリコンを用いることが望ましい。

【００１７】また、本発明による半導体ホール素子の製
造方法は、半導体基板の表面に傾斜面を有する凹部を形
成し、その凹部に半導体結晶を埋め込んで活性領域とす
る工程を含むものとして構成される。

【００１８】このような凹部は、メサ・エッチングによ
り形成することが望ましい。

【００１９】また、本発明による半導体ホール素子の第
２の製造方法は、半導体基板の表面にくさび型の断面形
状を有するマスクを形成し、このマスクを透過させてド
ーパントを導入することにより構成される。

【００２０】このようなくさび型の断面形状を有するマ
スクは、サイド・エッチングを利用することにより形成
することができ、または、薄膜を堆積させて階段状と
し、必要に応じて、加熱により軟化させて形成すること
ができる。

【００２１】

【発明の実施の形態】以下に図面を参照しながら、本発
明の実施の形態を説明する。

【００２２】図１は、本発明による半導体ホール素子を
表す概略構成図である。すなわち、同図（ａ）は、その
平面図であり、同図（ｂ）は、そのＡ−Ａ’線断面図で
ある。

【００２３】本発明による半導体ホール素子１０は、例
えば、ＩＩＩ−Ｖ族系の化合物半導体基板上に形成する
ことができる。図１に示した例では、正方形状に分割さ
れた半絶縁性のガリウム砒素基板１２の表面層部分に、
磁電変換部すなわち活性領域１４と、電流入力あるいは
電圧出力のための電極１６とが形成されている。活性領
域１４の導電型はｎ型であり、そのキャリア濃度は、例
えば１０¹⁷ｃｍ^-3とすることができる。また、電極１６
の下部には、高いキャリア濃度を有するｎ＋型領域１８
が形成されている。そのキャリア濃度は、例えば１０¹⁸
ｃｍ^-3とすることができる。さらに、基板１２の表面
は、保護膜２０により覆われている。

【００２４】ここで、本発明によれば、活性領域１４の
深さは、基板１２の表面から一様でなく、連続的に変化
するように形成されている。このように、活性領域１４
が基板１２表面に対して、斜めの深さ分布を有するよう
に形成されているので、基板に対して平行方向の磁束に
対しても十分な検出感度を得ることができる。

【００２５】本発明のホール素子の検出感度について、
図２を参照しつつ、以下に説明する。

【００２６】図２（ａ）は、本発明によるホール素子の
活性領域１４の概略斜視図であり、同図（ｂ）は、その
活性領域１４に対して磁束Ｂ_０が印加されている様子を
表す概略側面図である。ここで、活性領域１４の幅を
ｗ、長さをｌ、基板表面からの最浅部の深さをａ、基板
表面からの最深部の深さを（ａ＋ｂ）、活性領域の底面
が基板面となす角度をψとする。また同図（ｂ）に示し
たように、θ、δ及びｈを定義する。すると、ホール効果による電圧：Ｅｙ＝Ｒｈ・ｊ・Ｂホール係数：Ｒｈ＝１／（ｎ・ｃ・ｑ）電流密度：ｊ＝Ｉ・ｃｏｓθ／（ｗ・ｈ）磁束密度：Ｂ＝Ｂ_０・ｃｏｓ（δ−θ）と表すことができる。従って、ホール電圧Ｖｈは、次式
により表すことができる。

【００２７】

【数１】すなわち、ホール電圧の分布の中心値が（ψ／２）だけ
ずれて、その大きさはｃｏｓ（ψ／２）倍となることが
分かる。

【００２８】図３は、（２）式により表されるホール素
子の出力電圧特性を、従来のホール素子の特性と比較し
つつ表したグラフ図である。すなわち、同図の縦軸はホ
ール素子の出力電圧を表す。また、横軸は基板面に対す
る磁束の入射角度を表し、基板面に対して垂直に入射す
る場合の角度をゼロとして表している。

【００２９】同図から明らかなように、従来のホール素
子では、基板面に対して磁束が垂直に入射する場合にホ
ール素子の検出感度がピークとなっているのに対して、
本発明によれば、磁束の入射角度が（ψ／２）の時にホ
ール素子の検出感度のピークが得られる。また、本発明
によるホール素子のほうが従来よりも、よりブロードな
感度特性を示し、入射磁束に対して感度を有する範囲が
従来よりも広いことが分かる。

【００３０】図３では、横軸に表した角度αにおいて、
従来のホール素子と本発明によるホール素子とのホール
電圧とが一致している。すなわち、本発明によれば、磁
束の入射角度がαよりも大きくなる場合には、従来より
も高い感度が得られる。本発明者の実験によれば、活性
領域１４の底面が基板面に対して様々の角度を有するよ
うな複数のホール素子を試作し、それぞれについて磁束
の入射方向を変化させながらホール電圧Ｖｈを測定した
結果、図３に示した通りの感度特性が得られることが確
認された。

【００３１】以上の説明から明らかなように、本発明に
よれば、素子の基板面に対して斜めに入射する磁束に対
して、従来よりも高い検出感度を有する。さらに、基板
面に対して平行な方向の磁束をも検出することができる
ようになる。その結果として、磁束に対して、ホール素
子を平行方向に実装することができるようになり、ブラ
シレス・モータなどの各種の機器を容易に小型化、薄型
化することができるようになる。また、実装工程が容易
となり、製造コストも低減するとともに、ホール素子を
搭載した各種の機器の信頼性を向上することができる。

【００３２】次に、本発明によるホール素子の製造方法
について説明する。

【００３３】図４は、本発明によるホール素子の製造工
程を表す概略工程断面図である。まず、図４（ａ）に示
したように、面方位（１００）を有する半絶縁性のガリ
ウム砒素基板１２の表面に光触刻法により開口３２を有
するフォトレジスト・マスク３０を形成する。次に、こ
の開口３２を介して、基板１２の表面部分を深さ１００
ミクロン程度まで異方的にエッチングする。この際のエ
ッチング法としては、いわゆるメサ・エッチングとする
ことが望ましく、例えば、臭化メチル（Ｂｒ₂−ＣＨ₃
ＯＨ）を用いたウエット・エッチング法を用いることが
できる。このメサ・エッチングによって、基板１２の表
面に対して５４゜４４´の角度をなす（１１１）、（１
−１−１）の順メサ面からなる傾斜面部３４が形成され
る。

【００３４】次に、図４（ｂ）に示したように、フォト
レジスト・マスク３０を除去し、さらにｎ型ガリウム砒
素層をエピタキシャル成長させ、さらにラッピングによ
り表面を平坦化させることによって、活性領域１４を形
成する。活性領域１４のキャリア濃度は例えば、１０¹⁷
ｃｍ^-3とすることができる。また、このエピタキシャル
成長法は、傾斜面上に埋め込み成長ができる方法であれ
ば良く、例えば液層成長法（ｌｉｑｕｉｄｐｈａｓｅ
ｅｐｉｔａｘｙ：ＬＰＥ）を用いることができる。ま
た、有機金属気相成長法（ｍｅｔａｌ−ｏｒｇａｎｉｃ
ｖａｐｏｕｒｐｈａｓｅｅｐｉｔａｘｙ：ＭＯＶＰ
Ｅ）や分子線エピタキシャル法（ｍｏｌｕｃｕｌａｒ
ｂｅａｍｅｐｉｔａｘｙ：ＭＢＥ）などの気相成長法
（ｖａｐｏｕｒｐｈａｓｅｅｐｉｔａｘｙ：ＶＰ
Ｅ）も用いても良い。

【００３５】次に、図４（ｃ）に示したように、フォト
レジスト・マスク３６を形成し、ｎ型ドーパントを選択
的に導入してｎ⁺領域１８を形成する。ここで、ｎ⁺領
域１８は、ｎ型領域の対向する２つの傾斜面３４のうち
の片方のみを残すように形成する。このように形成する
ことにより、基板面に対して傾斜した底面を有する活性
領域１４を形成することができる。

【００３６】また、ｎ⁺領域１８を形成する際のｎ型ド
ーパントの導入方法としては、例えば、イオン注入法や
熱拡散法などを用いることができる。また、ｎ型ドーパ
ントとしては、例えば、シリコンを用いることができ
る。イオン注入法を採用する場合は、例えば、加速電圧
３６０キロボルト、ドーズ量４×１０¹³ｃｍ^-2で、原子
量２９のシリコンを注入し、その後にアニールを施すこ
とにより、ｎ⁺領域１８を形成することができる。

【００３７】次に、図４（ｄ）に示したように、フォト
レジスト・マスク３６を除去して、保護膜２０及び電極
１６を形成することにより、ホール素子１０が完成す
る。保護膜２０の材料としては、例えば、ポリシリケー
ト・ガラス（ＰＳＧ）、酸化シリコン、窒化シリコン或
いは酸化アルミニウムなどを用いることができる。ま
た、電極１６は、ｎ⁺領域１８と良好なコンタクトを形
成できるものであれば良く、例えば、金・ゲルマニウム
合金の層とニッケルの層と金の層とをこの順序で積層し
た構造とすることができる。

【００３８】次に、本発明によるホール素子の第２の製
造方法について、図５を参照しつつ説明する。

【００３９】図５は、本発明によるホール素子の第２の
製造方法を表す概略工程断面図である。本方法において
は、まず、同図（ａ）に示したように、半絶縁性のガリ
ウム砒素基板１２の表面に、くさび型の断面形状を有す
るマスク４０と、厚さが一定のマスク４２とをそれぞれ
形成する。マスク４０は、後の工程で導入するドーパン
トに対して透過性を有するように形成する。また、マス
ク４２はドーパントを遮蔽するように形成する。これら
のマスクの材料としては、例えば、酸化シリコン、窒化
シリコン、レジスト或いはポリイミドなどを用いること
ができる。

【００４０】くさび型の断面形状を有するマスク４０
は、例えば、サイド・エッチングを利用して形成するこ
とができる。

【００４１】図６はサイド・エッチングによりマスク４
０を形成する場合の概略説明図である。まず、同図
（ａ）に示したように、基板１２の上に酸化シリコン膜
などの膜４０ａを形成し、さらにその上に所定の開口パ
ターンを有するレジスト・マスク６０を形成する。

【００４２】次に、このレジスト・マスク６０の開口を
介して酸化シリコン膜４０ａをエッチングする。する
と、開口の周囲において、レジスト・マスク６０の下部
の酸化シリコン４０ａがサイド・エッチングにより浸食
される。このようなサイド・エッチングを顕著に生じさ
せるためには、エッチング法として、ウェット・エッチ
ング法を用いることが望ましい。サイド・エッチングが
生じた部分では、酸化シリコン４０ａの膜厚が徐々に変
化して、図６（ｂ）に示したようなくさび型の断面形状
を得ることができる。

【００４３】次に、図６（ｃ）に示したように、レジス
ト・マスク６０と、酸化シリコン膜４０ａの不要部分を
除去することにより、くさび型の断面形状を有するマス
ク４０が得られる。

【００４４】次に、このようなくさび型の断面形状を有
するマスク４０を形成する別の方法を図７を参照しつつ
説明する。

【００４５】図７は、くさび型の断面形状を有するマス
ク４０を形成する際の工程断面図である。まず、図７
（ａ）〜（ｃ）に示したように、所定のマスク材料４０
ｂ、４０ｃ、４０ｄ、・・・を階段状に積層する。例え
ば、レジストを薄膜状に堆積し、順次小さいパターンの
フォトマスクを用いて露光パターニングする工程を繰り
返すことによって、階段状に積層することができる。

【００４６】次に、加熱処理などによりレジストの表面
を軟化させて表面を平坦化させると、図７（ｄ）に示し
たように、連続的な斜面が形成され、くさび状の断面形
状を有するマスク４０が得られる。ここで、加熱処理に
より軟化させて平坦化を生じさせるためには、レジスト
やその他の有機材料を用いることが望ましい。

【００４７】また、同図（ａ）〜（ｃ）に示したような
階段状の積層構造を作成するに際して、積層数を増加さ
せて細かい階段状とすると、その結果として得られたマ
スクは、表面を平坦化しなくても、本発明におけるくさ
び型の断面形状を有するマスクとして実質的に用いるこ
とができる。従って、酸化シリコンや窒化シリコンなど
の材料を用いた場合でも、多数の層からなる階段状の積
層構造とすれば、図７（ｄ）に示したような表面の平坦
化工程を経ずとも、本発明のくさび型マスク４０として
用いることができる。

【００４８】ここで、再び図５に戻って説明すると、所
定のマスク４０、４２を形成した後に、同図（ｂ）に示
したように、マスク４０を介してドーパントを導入し、
活性領域１４を形成する。この際に、マスク４２はドー
パントを遮蔽する。ドーパントの導入方法としては、例
えば、イオン注入法や熱拡散法などを用いることができ
る。

【００４９】マスク４０は、くさび型の断面形状を有す
るので、このマスク４０を透過して導入されるドーパン
トの量はマスク４０の厚さを反映して場所ごとに異な
る。この結果として、形成される活性領域１４の底面
は、基板面に対して傾斜したものとなる。

【００５０】ここで、イオン注入法による場合の条件と
しては、例えば、加速電圧３６０キロボルト、ドーズ量
３〜４×１０¹²ｃｍ^-2で、原子量２９のシリコンを注入
し、その後にアニールを施すことにより、活性領域１４
を形成することができる。

【００５１】次に図５（ｃ）に示したように、マスク４
０及び４２を除去して、新たにマスク４４を形成し、そ
の開口を介してドーパントを導入することにより、ｎ⁺
領域１８を形成する。

【００５２】この際のドーパントの導入方法としても、
例えば、イオン注入法や熱拡散法などの方法を用いるこ
とができる。イオン注入法による場合の条件としては、
例えば、加速電圧３６０キロボルト、ドーズ量４×１０
¹³ｃｍ^-2で、原子量２９のシリコンを注入し、その後に
アニールを施すことにより、ｎ⁺領域１８を形成するこ
とができる。

【００５３】次に、図５（ｄ）に示したように、マスク
４４を除去し、保護膜２０及び電極１６を形成すること
により、ホール素子１０が完成する。保護膜２０や電極
１６の材料は、前述したものと同様のものとすることが
できる。

【００５４】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。

【００５５】まず、本発明によれば、素子の基板面に対
して斜めに入射する磁束に対して、従来よりも高い検出
感度を有する。さらに、基板面に対して平行な方向の磁
束をも検出することができるようになる。その結果とし
て、磁束に対して、ホール素子を平行方向に実装するこ
とができるようになり、ブラシレス・モータなどの各種
の機器を容易に小型化、薄型化することができるように
なる。

【００５６】また、本発明によれば、ホール素子を実装
するに際して特殊な工夫を凝らす必要がなくなる。従っ
て、実装工程が容易となり、製造コストも低減するとと
もに、ホール素子を搭載した各種の機器の信頼性を向上
することができる。

【００５７】このように、本発明によれば、高性能のホ
ール素子を簡易に得ることが可能となり、産業上のメリ
ットは多大である。

【図面の簡単な説明】

【図１】本発明による半導体ホール素子を表す概略構成
図である。すなわち、同図（ａ）は、その平面図であ
り、同図（ｂ）は、そのＡ−Ａ’線断面図である。

【図２】図２（ａ）は、本発明によるホール素子の活性
領域１４の概略斜視図であり、同図（ｂ）は、その活性
領域１４に対して磁束Ｂ_０が印加されている様子を表す
概略側面図である。

【図３】（２）式により表されるホール素子の出力電圧
特性を、従来のホール素子の特性と比較しつつ表したグ
ラフ図である。

【図４】本発明によるホール素子の製造工程を表す概略
工程断面図である。

【図５】本発明によるホール素子の第２の製造方法を表
す概略工程断面図である。

【図６】サイド・エッチングによりマスク４０を形成す
る場合の概略説明図である。

【図７】くさび型の断面形状を有するマスク４０を形成
する際の工程断面図である。

【図８】従来の半導体ホール素子を表す概略構成図であ
る。すなわち、同図（ａ）は、その平面図であり、同図
（ｂ）は、そのＡ−Ａ’線断面図である。

【図９】半導体基板２００に対して、磁束Ｂが印加され
ている様子を表す概略説明図である。

【図１０】薄型ブラシレス・モータの要部を表す概略構
成図である。

【符号の説明】

１０半導体ホール素子１２半導体基板１４活性領域１６電極１８コンタクト領域２０保護膜３０マスク３２開口３４傾斜面３６マスク４０マスク４２マスク４４マスク１００半導体ホール素子１１０半導体基板１２０活性領域１３０電極１４０保護膜

Claims

【特許請求の範囲】

【請求項１】半導体基板と、前記半導体基板の表面層領
域に形成された活性領域と、を備えたホール素子であっ
て、前記活性領域の深さは、その両端のうちの一端から他端
にかけて、連続的に深くなるように形成されていること
を特徴とする半導体ホール素子。
【請求項２】半導体基板と、前記半導体基板の表面層領
域に形成された活性領域とを有し、印加される磁束を電
圧信号に変換して出力するホール素子であって、前記半導体基板の基板面に対して平行な前記磁束に対す
る感度が上がるように、前記半導体基板の表面からの前
記活性領域の深さが一定でないものとして構成されてい
ることを特徴とする半導体ホール素子。
【請求項３】半導体基板と、前記半導体基板の表面層領域に形成された活性領域であ
って、２本のストライプが互いにほぼ直交する形状の表
面パターンを有し、前記２本のストライプのうちの少な
くともいずれかのストライプの部分において前記半導体
基板の表面からの前記活性領域の深さが、そのストライ
プの一端から他端に向かって連続的に深くなるように形
成された活性領域と、前記活性領域のそれぞれの前記ストライプの両端部に隣
接してそれぞれ形成されたコンタクト領域と、前記コンタクト領域に接触して形成された電極と、を備えたことを特徴とする半導体ホール素子。
【請求項４】半絶縁性のガリウム砒素からなる半導体基
板と、前記半導体基板の表面層領域に選択的に形成されたｎ型
の領域であって、２本のストライプが互いにほぼ直交す
る形状の表面パターンを有し、前記２本のストライプの
うちの少なくともいずれかのストライプの部分において
前記半導体基板の表面からの深さが、そのストライプの
一端から他端に向かって連続的に深くなるように形成さ
れた領域からなる活性領域と、前記活性領域のそれぞれの前記ストライプの両端部に隣
接してそれぞれ形成されたｎ型の領域であって、前記活
性領域よりも高いキャリア濃度を有するコンタクト領域
と、前記コンタクト領域に接触して形成された電極と、を備えたことを特徴とする半導体ホール素子。
【請求項５】前記活性領域に含まれるｎ型の不純物がシ
リコンであることを特徴とする請求項４記載の半導体ホ
ール素子。
【請求項６】半導体基板の表面を選択的にエッチングし
て、前記基板の表面に対して傾斜した面を有する凹部を
形成するエッチング工程と、前記半導体基板の前記凹部内に半導体結晶を成長させ
て、前記凹部を埋める結晶成長工程と、前記凹部の前記傾斜した面のうちのいずれかの面の両端
に隣接してコンタクト領域を形成するコンタクト領域形
成工程と、前記コンタクト領域に接触させて金属を堆積する電極形
成工程と、を備えたことを特徴とする半導体ホール素子の製造方
法。
【請求項７】半絶縁性のガリウム砒素基板の表面を選択
的にエッチングして、前記基板の表面に対して傾斜した
面を有する凹部を形成するエッチング工程と、前記半導体基板の前記凹部内にｎ型のガリウム砒素を成
長させて、前記凹部を前記ｎ型のガリウム砒素で埋める
結晶成長工程と、前記凹部の前記傾斜した面のうちのいずれかの面の両端
に隣接した領域にｎ型の不純物を選択的に導入して、前
記ｎ型のガリウム砒素よりも高いキャリア濃度を有する
コンタクト領域を形成するコンタクト領域形成工程と、前記コンタクト領域に接触させて金属を堆積する電極形
成工程と、を備えたことを特徴とする半導体ホール素子の製造方
法。
【請求項８】前記半絶縁性のガリウム砒素基板は（１０
０）の面方位を有し、前記エッチング工程における前記エッチングは、メサ・
エッチングであり、前記傾斜した面は、前記（１００）
基板のいずれかの順メサ面であることを特徴とする請求
項７記載の方法。
【請求項９】半導体基板の表面に、くさび型の断面形状
を有する第１のマスクと、その周囲を囲む第２のマスク
とを形成するマスク形成工程と、前記第１のマスクを透過させて不純物を選択的に前記基
板の表面層領域に導入することにより、前記第１のマス
クの前記くさび型の断面形状に対応して前記基板の表面
からの深さが連続的に変化する活性領域を形成する活性
領域形成工程と、前記活性領域の端部に隣接して、前記活性領域よりも高
いキャリア濃度を有するコンタクト領域を形成するコン
タクト領域形成工程と、前記コンタクト領域に接触させて金属を堆積する電極形
成工程と、を備えたことを特徴とする半導体ホール素子の製造方
法。
【請求項１０】半絶縁性のガリウム砒素基板の表面に、
くさび型の断面形状を有する第１のマスクと、その周囲
を囲む第２のマスクとを形成するマスク形成工程と、前記第１のマスクを透過させてｎ型の不純物を選択的に
前記基板の表面層領域に導入することにより、前記第１
のマスクの前記くさび型の断面形状に対応して前記基板
の表面からの深さが連続的に変化する活性領域を形成す
る活性領域形成工程と、前記活性領域の端部に隣接した領域にｎ型の不純物を選
択的に導入することにより、前記活性領域よりも高いキ
ャリア濃度を有するコンタクト領域を形成するコンタク
ト領域形成工程と、前記コンタクト領域に接触させて金属を堆積する電極形
成工程と、を備えたことを特徴とする半導体ホール素子の製造方
法。
【請求項１１】前記マスク形成工程は、前記基板上にマ
スク材料を堆積し、前記マスク材料の上に所定の開口を
有する第３のマスクを形成し、前記第３のマスクの前記
開口を介して前記マスク材料をエッチングすることによ
り、前記開口の周辺において、前記第３のマスクの下の
前記マスク材料のサイド・エッチングを生じさせて前記
マスク材料を前記くさび型の断面形状を有する前記第１
のマスクとする工程、を含むことを特徴とする請求項９または１０に記載の方
法。
【請求項１２】前記マスク形成工程は、パターン寸法の
異なる複数のレジスト層を順次堆積することにより階段
状の断面形状を有するレジストマスクを形成し、前記レ
ジストマスクを加熱することにより前記レジストを軟化
させて、くさび型の断面形状を有する前記第１のマスク
とする工程を含むことを特徴とする請求項９または１０
に記載の方法。
【請求項１３】半導体基板の表面に、パターン寸法の異
なる複数のマスク層を順次堆積することにより階段状の
断面形状を有する第１のマスクを形成する工程と、その
周囲を囲む第２のマスクとを形成する工程とを含むマス
ク形成工程と、前記第１のマスクを透過させて不純物を選択的に前記基
板の表面層領域に導入することにより、前記半導体基板
の表面層領域に、一端から他端にかけて、前記不純物を
含有する領域の深さが連続的に深くなるように活性領域
を形成する活性領域形成工程と、前記活性領域のそれぞれの端部に隣接して、前記活性領
域よりも高いキャリア濃度を有するコンタクト領域を形
成するコンタクト領域形成工程と、前記コンタクト領域に接触させて金属を堆積する電極形
成工程と、を備えたことを特徴とする半導体ホール素子の製造方
法。
【請求項１４】半絶縁性のガリウム砒素基板の表面に、
パターン寸法の異なる複数のマスク層を順次堆積するこ
とにより階段状の断面形状を有する第１のマスクを形成
する工程と、その周囲を囲む第２のマスクとを形成する
工程とを含むマスク形成工程と、前記第１のマスクを透過させてｎ型の不純物を選択的に
前記基板の表面層領域に導入することにより、前記半導
体基板の表面層領域に、一端から他端にかけて、前記基
板の表面からの深さが連続的に深くなる活性領域を形成
する活性領域形成工程と、前記活性領域のそれぞれの端部に隣接した領域にｎ型の
不純物を選択的に導入することにより、前記活性領域よ
りも高いキャリア濃度を有するコンタクト領域を形成す
るコンタクト領域形成工程と、前記コンタクト領域に接触させて金属を堆積する電極形
成工程と、を備えたことを特徴とする半導体ホール素子の製造方
法。
【請求項１５】前記マスク形成工程における前記マスク
層は、酸化シリコン、窒化シリコン、及びレジストから
なる群から選択されたいずれかの材料により構成されて
いることを特徴とする請求項１３または１４に記載の方
法。