JPH02262192A - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH02262192A JPH02262192A JP8273689A JP8273689A JPH02262192A JP H02262192 A JPH02262192 A JP H02262192A JP 8273689 A JP8273689 A JP 8273689A JP 8273689 A JP8273689 A JP 8273689A JP H02262192 A JPH02262192 A JP H02262192A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- liquid crystal
- horizontal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。
本発明は液晶ディスプレイ装置に関し、極性が所定期間
ごとに反転される映像信号を水平画素に対応するパルス
信号にてサンプリングし、このサンプリングされた信号
をホールドする場合に、このホールドを行う回路の電源
電位を極性反転のタイミングでシフトすることによって
、回路のダイナミックレンジを有効に利用して、簡単な
構成で良好な画像の表示が行われるようにしたものであ
る。
ごとに反転される映像信号を水平画素に対応するパルス
信号にてサンプリングし、このサンプリングされた信号
をホールドする場合に、このホールドを行う回路の電源
電位を極性反転のタイミングでシフトすることによって
、回路のダイナミックレンジを有効に利用して、簡単な
構成で良好な画像の表示が行われるようにしたものであ
る。
例えば液晶を用いてテレビ画像を表示することが提案（
特開昭５９−２２０７９３号公報等参照）されている。
特開昭５９−２２０７９３号公報等参照）されている。
すなわち第５図において、（１）はテレビの映像信号が
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチ
ング素子Ｍ＋ ９Ｍｚ ・・・Ｍｍを通じて垂直（Ｙ
軸）方向のラインＬ、、Ｌ、 ・・・ＬＬｌｌに供給
される。なおｍは水平（Ｘ軸）方向の画素数に相当する
数である。さらにｍ段のシフトレジスタ（２）が設けら
れ、このシフトレジスタ（２）に水平周波数のｍ倍のク
ロック信号ΦｌＨ＋ Φ２１４が供給され、このシフト
レジスタ（２）の各出力端子からのクロック信号ΦＩｌ
＋＋ Φ２Ｈによって順次走査される駆動パルス信号φ
Ｈ＋＋ φＨ２・・・φ、がスイッチング素子Ｍ、＝
Ｍｍの各制御端子に供給される。
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例えばＮチャンネルＦＥＴからなるスイッチ
ング素子Ｍ＋ ９Ｍｚ ・・・Ｍｍを通じて垂直（Ｙ
軸）方向のラインＬ、、Ｌ、 ・・・ＬＬｌｌに供給
される。なおｍは水平（Ｘ軸）方向の画素数に相当する
数である。さらにｍ段のシフトレジスタ（２）が設けら
れ、このシフトレジスタ（２）に水平周波数のｍ倍のク
ロック信号ΦｌＨ＋ Φ２１４が供給され、このシフト
レジスタ（２）の各出力端子からのクロック信号ΦＩｌ
＋＋ Φ２Ｈによって順次走査される駆動パルス信号φ
Ｈ＋＋ φＨ２・・・φ、がスイッチング素子Ｍ、＝
Ｍｍの各制御端子に供給される。
なおシフトレジスタ（２）には低電位（Ｖｓｓ）と高電
位（Ｖｎｎ）が供給され、この２つの電位の駆動パルス
が形成される。
位（Ｖｎｎ）が供給され、この２つの電位の駆動パルス
が形成される。
また各ラインＬ１〜Ｌｌｌ＋にそれぞれ例えばＮチャン
ネルＦＥＴからなるスイッチング素子Ｍ１□Ｍ ２１・
・・Ｍ、、Ｍ、、Ｍ２□・・・ＭＪｌｔ＋ ・・・Ｍ
ｌい、Ｍ２．、・・・Ｍｎｍの一端が接続される。なお
ｎは水平走査線数に相当する数である。このスイッチン
グ素子Ｍ、〜Ｍｎｍの他端がそれぞれ液晶セルＣ１ｌ＋
Ｃｇｌ・・・Ｃｎｍを通じてターゲット端子（３）
に接続される。
ネルＦＥＴからなるスイッチング素子Ｍ１□Ｍ ２１・
・・Ｍ、、Ｍ、、Ｍ２□・・・ＭＪｌｔ＋ ・・・Ｍ
ｌい、Ｍ２．、・・・Ｍｎｍの一端が接続される。なお
ｎは水平走査線数に相当する数である。このスイッチン
グ素子Ｍ、〜Ｍｎｍの他端がそれぞれ液晶セルＣ１ｌ＋
Ｃｇｌ・・・Ｃｎｍを通じてターゲット端子（３）
に接続される。
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号Φ１１
．Φ２ｖが供給され、このシフトレジスタ（４）の各出
力端子からのクロック信号ΦＩＶ＋ Φ２ｖによって順
次走査される駆動パルス信号φ９５．φｖ２・・・φＶ
７が、水平（Ｘ軸）方向のゲート線Ｇ、、Ｇ。
フトレジスタ（４）に水平周波数のクロック信号Φ１１
．Φ２ｖが供給され、このシフトレジスタ（４）の各出
力端子からのクロック信号ΦＩＶ＋ Φ２ｖによって順
次走査される駆動パルス信号φ９５．φｖ２・・・φＶ
７が、水平（Ｘ軸）方向のゲート線Ｇ、、Ｇ。
・・・Ｇｎを通じてスイッチング素子Ｍ ＋ ｌ−Ｍ
ｎｍのＸ軸方向の各列（！ｖＬ＋−Ｍ＋−） 、（Ｍｚ
＋〜Ｍｇ−）・・・ （Ｍ −１〜Ｍｎｍ）ごとの制御
端子にそれぞれ供給される。なお、シフトレジスタ（４
）にもシフトレジスタ（２）と同様にＶＳ３とＶＤＤが
供給される。
ｎｍのＸ軸方向の各列（！ｖＬ＋−Ｍ＋−） 、（Ｍｚ
＋〜Ｍｇ−）・・・ （Ｍ −１〜Ｍｎｍ）ごとの制御
端子にそれぞれ供給される。なお、シフトレジスタ（４
）にもシフトレジスタ（２）と同様にＶＳ３とＶＤＤが
供給される。
すなわちこの回路において、シフトレジスタ（２）。
（４）には第６図Ａ、Ｂに示すようなりロック信号Φ、
、Φ２Ｎ＋ ΦｌＶ＋ Φ２．が供給される。そしてシ
フトレジスタ（２）からは同図Ｃに示すように各画素期
間ごとにφＭｌ〜φＨ１が出力され、シフトレジスタ（
４）からは同図りに示すように１水平期間ごとにφ９．
〜φＶｎが出力される。さらに入力端子（１）には同図
Ｅに示すような信号が供給される。
、Φ２Ｎ＋ ΦｌＶ＋ Φ２．が供給される。そしてシ
フトレジスタ（２）からは同図Ｃに示すように各画素期
間ごとにφＭｌ〜φＨ１が出力され、シフトレジスタ（
４）からは同図りに示すように１水平期間ごとにφ９．
〜φＶｎが出力される。さらに入力端子（１）には同図
Ｅに示すような信号が供給される。
そしてφＶｌ＋ φ、が出力されているときは、スイ
ッチング素子Ｍ１とＭ ＋ Ｉ−Ｍ 、、がオンされ、
入力端子（１）−Ｍ、−Ｌ、→Ｍ １１→Ｃ１ｌ→ター
ゲツト端子（３）の電流路が形成されて液晶セルＣＩ＋
に入力端子（１）に供給された信号とターゲット端子（
３）との電位差が供給される。このためこのセルＣＩ＋
の容量分に、１番目の画素の信号による電位差に相当す
る電荷がサンプルホールドされる。この電荷量に対応し
て液晶の光透過率が変化される。これと同様のことがセ
ルＣ１゜〜Ｃｎｍについて順次行われ、さらに次のフィ
ールドの信号が供給された時点で各セルＣＩｌ〜Ｃｎｍ
の電荷量が書き換えられる。
ッチング素子Ｍ１とＭ ＋ Ｉ−Ｍ 、、がオンされ、
入力端子（１）−Ｍ、−Ｌ、→Ｍ １１→Ｃ１ｌ→ター
ゲツト端子（３）の電流路が形成されて液晶セルＣＩ＋
に入力端子（１）に供給された信号とターゲット端子（
３）との電位差が供給される。このためこのセルＣＩ＋
の容量分に、１番目の画素の信号による電位差に相当す
る電荷がサンプルホールドされる。この電荷量に対応し
て液晶の光透過率が変化される。これと同様のことがセ
ルＣ１゜〜Ｃｎｍについて順次行われ、さらに次のフィ
ールドの信号が供給された時点で各セルＣＩｌ〜Ｃｎｍ
の電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
Ｃ，，”−Ｃｎｍの光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
Ｃ，，”−Ｃｎｍの光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
さらに液晶で表示を行う場合には、一般にその信頼性、
寿命を長くするため交流駆動が用いられる。例えばテレ
ビ画像の表示においては、■フィールドまたは１フレー
ムごとに映像信号を反転させた信号を入力端子（１）に
供給する。また液晶ディスプレイ装置においては表示の
垂直方向のシューテイング等を防止する目的で信号を１
水平期間ごとに反転することが行われている。すなわち
入力端子（１）には第６図已に示すように１水平期間ご
とに反転されると共に１フイールドまたは１フレームご
とに反転された信号が供給される。
寿命を長くするため交流駆動が用いられる。例えばテレ
ビ画像の表示においては、■フィールドまたは１フレー
ムごとに映像信号を反転させた信号を入力端子（１）に
供給する。また液晶ディスプレイ装置においては表示の
垂直方向のシューテイング等を防止する目的で信号を１
水平期間ごとに反転することが行われている。すなわち
入力端子（１）には第６図已に示すように１水平期間ご
とに反転されると共に１フイールドまたは１フレームご
とに反転された信号が供給される。
ところでこのような装置において、シフトレジスタ（２
）から出力される駆動パルス信号φＨ１〜φＨ０の時間
幅は 水平有効画面期間の時間 水平画素数 で決められ、例えばＮＴＳＣ方式の場合には１００ｎｓ
ｅｃ程度ある。これに対して例えばハイビジョンに適用
した場合には、水平有効画面期間の時間が約となり、水
平画素数が約３倍となるために、上述のパルスの時間幅
は約□に短縮されてしまう。
）から出力される駆動パルス信号φＨ１〜φＨ０の時間
幅は 水平有効画面期間の時間 水平画素数 で決められ、例えばＮＴＳＣ方式の場合には１００ｎｓ
ｅｃ程度ある。これに対して例えばハイビジョンに適用
した場合には、水平有効画面期間の時間が約となり、水
平画素数が約３倍となるために、上述のパルスの時間幅
は約□に短縮されてしまう。
一方この駆動パルス信号φＭ１〜φＨゆの期間にスイッ
チング素子Ｍ１〜Ｍｍを通過された信号はラインＬ１〜
Ｌｍを通じてスイッチング素子Ｍ １１〜Ｍｎｍに供給
されるが、この場合にラインＬ、〜Ｌｍには１０〜数１
０ｐＦの配線容量が存在し、従って信号はこの容量を充
電してスイッチング素子Ｍ、、−Ｍｎｍに供給されるこ
とになる。
チング素子Ｍ１〜Ｍｍを通過された信号はラインＬ１〜
Ｌｍを通じてスイッチング素子Ｍ １１〜Ｍｎｍに供給
されるが、この場合にラインＬ、〜Ｌｍには１０〜数１
０ｐＦの配線容量が存在し、従って信号はこの容量を充
電してスイッチング素子Ｍ、、−Ｍｎｍに供給されるこ
とになる。
そしてこの場合に、上述の充電は信号の供給時間が１０
０ｎｓｅｃ程度あれば信号電位まで立ち上げられるもの
の、この時間が−に短縮されると信号が高電位（白また
は黒）のときに充電が充分に行われず、コントラスト等
の不足した不鮮明な表示画像しか得られないおそれが生
じた。なおハイビジョンの場合には配線容量もさらに増
大することになる。
０ｎｓｅｃ程度あれば信号電位まで立ち上げられるもの
の、この時間が−に短縮されると信号が高電位（白また
は黒）のときに充電が充分に行われず、コントラスト等
の不足した不鮮明な表示画像しか得られないおそれが生
じた。なおハイビジョンの場合には配線容量もさらに増
大することになる。
これに対して、入力映像信号を駆動パルスφ、１〜φ、
の各期間ごとにサンプリングして並列化し、この並列化
された信号を任意のロード期間に一時にラインＬ、＝Ｌ
ｍに供給することによって、ラインＬ１〜Ｌｍの充電が
充分に行われるようにする方法が検討されている。
の各期間ごとにサンプリングして並列化し、この並列化
された信号を任意のロード期間に一時にラインＬ、＝Ｌ
ｍに供給することによって、ラインＬ１〜Ｌｍの充電が
充分に行われるようにする方法が検討されている。
すなわち第７図において、入力端子（１）に供給される
映像信号は水平スイッチ手段を構成するＣＭＯ３素子Ｍ
ａｌ＋Ｍ、□・・・Ｍ、に共通に供給され、これらの素
子Ｍ１〜Ｍ ＠ １Ｈの制御端子にそれぞれシフトレジ
スタ（２）からの駆動パルス信号φＨ１〜φＭ、及びｄ
、、−ｄ−が供給される。
映像信号は水平スイッチ手段を構成するＣＭＯ３素子Ｍ
ａｌ＋Ｍ、□・・・Ｍ、に共通に供給され、これらの素
子Ｍ１〜Ｍ ＠ １Ｈの制御端子にそれぞれシフトレジ
スタ（２）からの駆動パルス信号φＨ１〜φＭ、及びｄ
、、−ｄ−が供給される。
これらの素子Ｍ０〜Ｍ、からの信号がそれぞれホールド
手段を構成するバッファアンプＢ□＋Ｂｉｇ・・・Ｂ
ａｔｈの非反転入力に供給され、これらのバッファアン
プＢ ｍ ＋ ” Ｂ ａ ｍの出力が反転入力に帰還
される。これらのバッファアンプＢ０〜Ｂ８いからの信
号がそれぞれロード手段を構成するＣＭＯ３素子Ｍ 、
、 Ｍ ｙ ２・・・Ｍ工に供給され、これらの素子Ｍ
＞ １〜Ｍ工の制御端子にそれぞれロードパルスとし
て端子（５）からの水平ブランキングパルス（）（ＥＬ
Ｘ及びＨＢＬＸ ）が供給される。
手段を構成するバッファアンプＢ□＋Ｂｉｇ・・・Ｂ
ａｔｈの非反転入力に供給され、これらのバッファアン
プＢ ｍ ＋ ” Ｂ ａ ｍの出力が反転入力に帰還
される。これらのバッファアンプＢ０〜Ｂ８いからの信
号がそれぞれロード手段を構成するＣＭＯ３素子Ｍ 、
、 Ｍ ｙ ２・・・Ｍ工に供給され、これらの素子Ｍ
＞ １〜Ｍ工の制御端子にそれぞれロードパルスとし
て端子（５）からの水平ブランキングパルス（）（ＥＬ
Ｘ及びＨＢＬＸ ）が供給される。
これらの素子Ｍ、１〜Ｍｂ、ｌからの信号がそれぞれバ
ッファ回路としてのアンプＢｂｌ＋ Ｂｂｚ・・・Ｂｂ
ｌ、ｌの非反転入力に供給され、これらのバッファアン
プＢｂ、−Ｂ工の出力が反転入力に帰還される。これら
のバッファアンプＢｂ、−Ｂ工からの信号がそれぞれ垂
直（Ｙ軸）方向のラインＬ Ｉ−Ｌ ｍに供給される。
ッファ回路としてのアンプＢｂｌ＋ Ｂｂｚ・・・Ｂｂ
ｌ、ｌの非反転入力に供給され、これらのバッファアン
プＢｂ、−Ｂ工の出力が反転入力に帰還される。これら
のバッファアンプＢｂ、−Ｂ工からの信号がそれぞれ垂
直（Ｙ軸）方向のラインＬ Ｉ−Ｌ ｍに供給される。
さらに以下の構成は従来の技術で述べた装置と同様にさ
れる。
れる。
従ってこの装置において、例えば第８図Ａに示すような
映像信号が端子（１）に供給された場合に、素子Ｍ、〜
Ｍ−は同図Ｂに示すように導通され、この導通期間の映
像信号がサンプリングされてバッファアンプ１３ａｔ〜
Ｂ、でホールドされる。これに対して素子Ｍ、１〜Ｍ工
が同図Ｃに示すような水平ブランキングのタイミングで
導通され、ホールドされた信号がそれぞれバッファアン
プＢｂｌ〜Ｂｂｍを通じてラインＬ、〜Ｌｍに供給（ロ
ード）される。以下従来と同様にして画像の表示が行わ
れる。
映像信号が端子（１）に供給された場合に、素子Ｍ、〜
Ｍ−は同図Ｂに示すように導通され、この導通期間の映
像信号がサンプリングされてバッファアンプ１３ａｔ〜
Ｂ、でホールドされる。これに対して素子Ｍ、１〜Ｍ工
が同図Ｃに示すような水平ブランキングのタイミングで
導通され、ホールドされた信号がそれぞれバッファアン
プＢｂｌ〜Ｂｂｍを通じてラインＬ、〜Ｌｍに供給（ロ
ード）される。以下従来と同様にして画像の表示が行わ
れる。
ところでこの装置において、バッファアンプＢａｔ〜Ｂ
ａ１ｌ及びＢｂｌ〜Ｂｂｍはゲイン１のアンプであって
、例えばＴＰＴにて第９図に示すように構成される。図
においてＮＭ（ｉｓ素子Ｎｌ、ＮＺからなる差動アンプ
が設けられ、この一方の素子Ｎ２のゲートに信号が入力
（Ｖｉｎ）されると共に、素子Ｎ、。
ａ１ｌ及びＢｂｌ〜Ｂｂｍはゲイン１のアンプであって
、例えばＴＰＴにて第９図に示すように構成される。図
においてＮＭ（ｉｓ素子Ｎｌ、ＮＺからなる差動アンプ
が設けられ、この一方の素子Ｎ２のゲートに信号が入力
（Ｖｉｎ）されると共に、素子Ｎ、。
Ｎ２のドレインがＰＭＯ３素子Ｐ、、Ｐ２のカレントミ
ラー回路を介して互いに接続されて■。、の電源端子に
接続される。この素子Ｎ２のドレインがＰＭＯ３素子Ｐ
、のゲートに接続され、この素子Ｐ３のドレインが■。
ラー回路を介して互いに接続されて■。、の電源端子に
接続される。この素子Ｎ２のドレインがＰＭＯ３素子Ｐ
、のゲートに接続され、この素子Ｐ３のドレインが■。
。の電源端子に接続されると共に、素子Ｐ３のソースが
ＮＭＯ３素子Ｎ３のゲートに接続され、素子Ｎ３のドレ
インがＶＤＤの電源端子に接続される。また素子Ｐ３の
ソースがＮＭＯ３素子Ｎ４のドレインとゲートに接続さ
れ、この素子Ｎ４のソースがＰＭＯ３素子Ｐ４のドレイ
ンに接続されると共に、素子Ｐ４゛のゲートとソースが
ＰＭＯ３素子Ｐ５のゲートに接続され、この素子Ｐ５の
ソースがＶＳＳの電源端子に接続される。そして素子Ｎ
３のソースと素子Ｐ５のドレインが互いに接続され、こ
の接続点が素子Ｎ１のゲートに接続されると共に、この
接続点から信号が出力（Ｖｏｕｔ ）される。さらに素
子Ｐ３のソースがＮＭＯ３素子Ｎ、、のゲートに接続さ
れ、この素子Ｎ、のドレインがＶＤＤの電源端子に接続
されると共に、素子Ｎ、のソースがコンデンサＣを介し
て素子Ｎ２のドレインに接続される。なお素子Ｎ６〜Ｎ
ｌｌはバイアス電流源であって、カレントミラー回路を
構成する素子Ｎ、を介して定電流源■の電流が流される
。
ＮＭＯ３素子Ｎ３のゲートに接続され、素子Ｎ３のドレ
インがＶＤＤの電源端子に接続される。また素子Ｐ３の
ソースがＮＭＯ３素子Ｎ４のドレインとゲートに接続さ
れ、この素子Ｎ４のソースがＰＭＯ３素子Ｐ４のドレイ
ンに接続されると共に、素子Ｐ４゛のゲートとソースが
ＰＭＯ３素子Ｐ５のゲートに接続され、この素子Ｐ５の
ソースがＶＳＳの電源端子に接続される。そして素子Ｎ
３のソースと素子Ｐ５のドレインが互いに接続され、こ
の接続点が素子Ｎ１のゲートに接続されると共に、この
接続点から信号が出力（Ｖｏｕｔ ）される。さらに素
子Ｐ３のソースがＮＭＯ３素子Ｎ、、のゲートに接続さ
れ、この素子Ｎ、のドレインがＶＤＤの電源端子に接続
されると共に、素子Ｎ、のソースがコンデンサＣを介し
て素子Ｎ２のドレインに接続される。なお素子Ｎ６〜Ｎ
ｌｌはバイアス電流源であって、カレントミラー回路を
構成する素子Ｎ、を介して定電流源■の電流が流される
。
従ってこの回路において、素子Ｎ＋ Ｎ ｚ Ｎ ｅ
Ｐ ＋Ｐ２にて初段の高ゲインアンプが構成され、素子
Ｐ３Ｐ４Ｎ４ Ｎ６にて次段アンプ及びレベルシフトが
構成され、素子Ｎ５ＰＳにて出力バッファが構成される
。なお素子Ｎ、Ｎ、とコンデンサＣは位相補償回路であ
る。
Ｐ ＋Ｐ２にて初段の高ゲインアンプが構成され、素子
Ｐ３Ｐ４Ｎ４ Ｎ６にて次段アンプ及びレベルシフトが
構成され、素子Ｎ５ＰＳにて出力バッファが構成される
。なお素子Ｎ、Ｎ、とコンデンサＣは位相補償回路であ
る。
ところが上述の装置において、入力端子（１）に供給さ
れる信号は上述したように極性が所定期間ごとに反転さ
れている。このため上述のバッファアンプＢ１〜Ｂ□＋
Ｂ ｂ Ｉ ”” Ｂ ｂイにおいては、例えば第
１０図に示すように極性反転された信号の全体を通すた
めの極めて広いダイナミックレンジが要求され、回路設
計及び素子の形成が容易ではなかっまた一般にバッファ
アンプでは、図中に示すようにＶＳＳ側に所定のカット
オフ電圧Ｖヶ、■８．側にサチュレーション電圧■６が
存在し、バッファアンプに供給される電源電圧■。Ｄ＋
ＶＳＳにはダイナミックレンジにこれらの■。、■８が
加算された電圧が必要になる。このためダイナミックレ
ンジを広くすると１Ｖｎｎ Ｖｓｓｌが極めて大きく
なり、各素子に高耐圧が必要とされ、回路設計及び素子
の形成が一層困難になってしまうおそれもあった。
れる信号は上述したように極性が所定期間ごとに反転さ
れている。このため上述のバッファアンプＢ１〜Ｂ□＋
Ｂ ｂ Ｉ ”” Ｂ ｂイにおいては、例えば第
１０図に示すように極性反転された信号の全体を通すた
めの極めて広いダイナミックレンジが要求され、回路設
計及び素子の形成が容易ではなかっまた一般にバッファ
アンプでは、図中に示すようにＶＳＳ側に所定のカット
オフ電圧Ｖヶ、■８．側にサチュレーション電圧■６が
存在し、バッファアンプに供給される電源電圧■。Ｄ＋
ＶＳＳにはダイナミックレンジにこれらの■。、■８が
加算された電圧が必要になる。このためダイナミックレ
ンジを広くすると１Ｖｎｎ Ｖｓｓｌが極めて大きく
なり、各素子に高耐圧が必要とされ、回路設計及び素子
の形成が一層困難になってしまうおそれもあった。
この出願はこのような点に鑑みてなされたものである。
本発明は、垂直方向に平行に配設された複数の第１の信
号線Ｌｌ、Ｌ２ ・・・Ｌｍと、水平方向に平行に配
設された複数の第２の信号線Ｇ、、Ｇ２・・・Ｏｎとが
設けられ、これらの第１．第２の信号線の各交点にそれ
ぞれ選択素子Ｍ Ｉｌ＋ Ｍ１２・・・Ｍｎ１１１を介
して液晶セルＣ１，、Ｃｎｍ・・・Ｃｎｍが設けられて
なる液晶ディスプレイ装置において、水平走査手段から
順次発生されるパルス信号によって順次オンされる複数
の水平スイッチ手段（ＣＭＯ３素子Ｍ １１＋ Ｍ１１
２・・・Ｍ３、）と、所定周期で極性の反転される入力
映像信号（入力端子（１））が上記水平スイッチ手段を
介して供給される複数のホールド手段（バッファアンプ
Ｂ ａ Ｉ ＋ Ｂ ＠ Ｚ・・・Ｂ、）とを有し、上
記ホールド手段に供給される電源電位が上記入力映像信
号の極性が反転されるタイミング（φ１．φ２）で所定
の電位だけシフトされるようにしたことを特徴とする液
晶ディスプレイ装置である。
号線Ｌｌ、Ｌ２ ・・・Ｌｍと、水平方向に平行に配
設された複数の第２の信号線Ｇ、、Ｇ２・・・Ｏｎとが
設けられ、これらの第１．第２の信号線の各交点にそれ
ぞれ選択素子Ｍ Ｉｌ＋ Ｍ１２・・・Ｍｎ１１１を介
して液晶セルＣ１，、Ｃｎｍ・・・Ｃｎｍが設けられて
なる液晶ディスプレイ装置において、水平走査手段から
順次発生されるパルス信号によって順次オンされる複数
の水平スイッチ手段（ＣＭＯ３素子Ｍ １１＋ Ｍ１１
２・・・Ｍ３、）と、所定周期で極性の反転される入力
映像信号（入力端子（１））が上記水平スイッチ手段を
介して供給される複数のホールド手段（バッファアンプ
Ｂ ａ Ｉ ＋ Ｂ ＠ Ｚ・・・Ｂ、）とを有し、上
記ホールド手段に供給される電源電位が上記入力映像信
号の極性が反転されるタイミング（φ１．φ２）で所定
の電位だけシフトされるようにしたことを特徴とする液
晶ディスプレイ装置である。
これによれば、回路の電源電位を極性反転のタイミング
でシフトすることによって、回路のダイナミックレンジ
を見掛は上拡大することができ、高耐圧素子等を用いる
ことなく通常の回路で信号処理を行うことができる。
でシフトすることによって、回路のダイナミックレンジ
を見掛は上拡大することができ、高耐圧素子等を用いる
ことなく通常の回路で信号処理を行うことができる。
第１図において、上述の課題で示した装置のバッファ回
路（アンプ）Ｂ、、〜Ｂ ａｍ＋ Ｂ ｂ ｌ ”−Ｂ
ｂｍについて、その電源Ｖ。及びＶＳＳのラインがそ
れぞれスイッチ（６ａｏ） （６ａｓ）及び（６ｂｎ）
（６ｂｓ）の可動接点に接続される。これらのスイッ
チ（６ａｎ） （６ｂｎ）の一方の固定接点がＶＤＤＩ
に接続され、他方の固定接点がＶＤＤ２に接続されると
共に、スイッチ（６ａｓ）（６ｂｓ）の一方の固定接点
がＶＳＳＩに接続され、他方の固定接点がＶ Ｓ！１２
に接続される。そしてこれらのスイッチ（６ａｎ） （
６ａｓ）及び（６ｂｏ） （６ｂＳ）がそれぞれ端子（
７ａ）及び（７ｂ）からの制御信号φ、及びφ２によっ
て制御される。なおスイッチ（６ａｐ） （６ａｓ）及
び（６ｂｏ） （６ｂｓ）は現実にはスイッチング素子
を用いた電子スイッチで構成される。
路（アンプ）Ｂ、、〜Ｂ ａｍ＋ Ｂ ｂ ｌ ”−Ｂ
ｂｍについて、その電源Ｖ。及びＶＳＳのラインがそ
れぞれスイッチ（６ａｏ） （６ａｓ）及び（６ｂｎ）
（６ｂｓ）の可動接点に接続される。これらのスイッ
チ（６ａｎ） （６ｂｎ）の一方の固定接点がＶＤＤＩ
に接続され、他方の固定接点がＶＤＤ２に接続されると
共に、スイッチ（６ａｓ）（６ｂｓ）の一方の固定接点
がＶＳＳＩに接続され、他方の固定接点がＶ Ｓ！１２
に接続される。そしてこれらのスイッチ（６ａｎ） （
６ａｓ）及び（６ｂｏ） （６ｂＳ）がそれぞれ端子（
７ａ）及び（７ｂ）からの制御信号φ、及びφ２によっ
て制御される。なおスイッチ（６ａｐ） （６ａｓ）及
び（６ｂｏ） （６ｂｓ）は現実にはスイッチング素子
を用いた電子スイッチで構成される。
従ってこの装置において、バッファアンプＢａｔ〜Ｂ
ａｍ＋ Ｂｂ＋〜Ｂ工の特性を例えば第２図に示すよ
うにすることができ、制御信号φ１．φ２を入力信号の
極性に合せて切換ることによって、ダイナミックレンジ
の狭い回路でも信号処理を良好に行うことができる。
ａｍ＋ Ｂｂ＋〜Ｂ工の特性を例えば第２図に示すよ
うにすることができ、制御信号φ１．φ２を入力信号の
極性に合せて切換ることによって、ダイナミックレンジ
の狭い回路でも信号処理を良好に行うことができる。
こうしてこの装置によれば、回路の電源電位を極性反転
のタイミングでシフトすることによって、回路のダイナ
ミックレンジを見掛は上拡大することができ、高耐圧素
子等を用いることなく通常の回路で信号処理を行うこと
ができるものである。
のタイミングでシフトすることによって、回路のダイナ
ミックレンジを見掛は上拡大することができ、高耐圧素
子等を用いることなく通常の回路で信号処理を行うこと
ができるものである。
さらに上述の装置において、信号φ、及びφ２は例えば
第３図に示すように形成される。すなわち同図Ａ及びＢ
に示すような入力映像信号と水平ブランキングパルス（
ＨＩＬ、Ｋ）に対して、信号φ１及びφ２は全体の位相
が反転されると共に、信号φ１はパルス（Ｈ＋＋ｔｘ
）の後縁で位相が切換られ、φ２はパルス（Ｈｇｔｘ）
の前縁で位相が切換られる。
第３図に示すように形成される。すなわち同図Ａ及びＢ
に示すような入力映像信号と水平ブランキングパルス（
ＨＩＬ、Ｋ）に対して、信号φ１及びφ２は全体の位相
が反転されると共に、信号φ１はパルス（Ｈ＋＋ｔｘ
）の後縁で位相が切換られ、φ２はパルス（Ｈｇｔｘ）
の前縁で位相が切換られる。
これによってスイッチング素子Ｍ１〜Ｍ ａｍでサンプ
リングされホールドされた信号が、スイッチング素子Ｍ
ｂ、〜Ｍ工で同時化されて各信号ラインＬ、〜Ｌｍ°に
ロードされる際に、それぞれのバッファアンプＢ、〜Ｂ
、ｌ、ｌ及びＢｂｌ〜Ｂ工のダイナミックレンジを供給
される信号に合せることができなおバッファアンプＢい
〜Ｂいに供給される信号は、パルス（Ｈ＋＋Ｌｘ ）の
期間はホールドされているので、信号φ２は信号φ１の
単純な逆相にしても支障はない。
リングされホールドされた信号が、スイッチング素子Ｍ
ｂ、〜Ｍ工で同時化されて各信号ラインＬ、〜Ｌｍ°に
ロードされる際に、それぞれのバッファアンプＢ、〜Ｂ
、ｌ、ｌ及びＢｂｌ〜Ｂ工のダイナミックレンジを供給
される信号に合せることができなおバッファアンプＢい
〜Ｂいに供給される信号は、パルス（Ｈ＋＋Ｌｘ ）の
期間はホールドされているので、信号φ２は信号φ１の
単純な逆相にしても支障はない。
また上述の説明では入力映像信号は１水平期間ごとに極
性反転されるものとしたが、これをフィールドごととし
た場合には信号φ、及びφ２は第４図に示すようになる
。すなわちこの場合に信号φ、及びφ２は垂直ブランキ
ング期間（Ｖ＋＋ｔｘ ）の前縁で切換られると共に、
このとき信号φ１及びφ２の位相は同相とされるもので
ある。
性反転されるものとしたが、これをフィールドごととし
た場合には信号φ、及びφ２は第４図に示すようになる
。すなわちこの場合に信号φ、及びφ２は垂直ブランキ
ング期間（Ｖ＋＋ｔｘ ）の前縁で切換られると共に、
このとき信号φ１及びφ２の位相は同相とされるもので
ある。
この発明によれば、回路の電源電位を極性反転のタイミ
ングでシフトすることによって、回路のダイナミックレ
ンジを見掛は上拡大することができ、高耐圧素子等を用
いることなく通常の回路で信号処理を行うことができる
ようになった。
ングでシフトすることによって、回路のダイナミックレ
ンジを見掛は上拡大することができ、高耐圧素子等を用
いることなく通常の回路で信号処理を行うことができる
ようになった。
第１図は本発明の一例の構成図、第２図〜第４図はその
説明のため図、第５図〜第１０図は従来の装置の説明の
ための図である。 Ｌ１〜Ｌｍは垂直信号線、０１〜Ｇｎはゲート線、Ｍ
ａ ＋ 〜Ｍ ａ ｒ ＋ Ｍ ｂ ＋ 〜Ｍ ｂ ｍ
＋ Ｍ ＋ ＋ 〜Ｍ ｎ ｍはスイッチング素子、
Ｂ０〜Ｂ ａ＋ｎ＋ Ｂ ｂ ｌ ””’ Ｂ ｌ＋
＋％はバッファアンプ、Ｃ，１〜Ｃｎｍは液晶セル、（
１）（３）（５） （７ａ） （７ｂ）は端子、（２）
（４）はシフトレジスタ、（６ａｎ） （６ａｓ）
（６ｂｏ）（６ｂｓ）はスイッチである。
説明のため図、第５図〜第１０図は従来の装置の説明の
ための図である。 Ｌ１〜Ｌｍは垂直信号線、０１〜Ｇｎはゲート線、Ｍ
ａ ＋ 〜Ｍ ａ ｒ ＋ Ｍ ｂ ＋ 〜Ｍ ｂ ｍ
＋ Ｍ ＋ ＋ 〜Ｍ ｎ ｍはスイッチング素子、
Ｂ０〜Ｂ ａ＋ｎ＋ Ｂ ｂ ｌ ””’ Ｂ ｌ＋
＋％はバッファアンプ、Ｃ，１〜Ｃｎｍは液晶セル、（
１）（３）（５） （７ａ） （７ｂ）は端子、（２）
（４）はシフトレジスタ、（６ａｎ） （６ａｓ）
（６ｂｏ）（６ｂｓ）はスイッチである。
Claims (1)
- 【特許請求の範囲】 垂直方向に平行に配設された複数の第１の信号線と、水
平方向に平行に配設された複数の第２の信号線とが設け
られ、これらの第１、第２の信号線の各交点にそれぞれ
選択素子を介して液晶セルが設けられてなる液晶ディス
プレイ装置において、水平走査手段から順次発生される
パルス信号によって順次オンされる複数の水平スイッチ
手段と、所定周期で極性の反転される入力映像信号が上
記水平スイッチ手段を介して供給される複数のホールド
手段とを有し、 上記ホールド手段に供給される電源電位が上記入力映像
信号の極性が反転されるタイミングで所定電位だけシフ
トされるようにしたことを特徴とする液晶ディスプレイ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082736A JP2930318B2 (ja) | 1989-03-31 | 1989-03-31 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082736A JP2930318B2 (ja) | 1989-03-31 | 1989-03-31 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262192A true JPH02262192A (ja) | 1990-10-24 |
| JP2930318B2 JP2930318B2 (ja) | 1999-08-03 |
Family
ID=13782704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1082736A Expired - Lifetime JP2930318B2 (ja) | 1989-03-31 | 1989-03-31 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2930318B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038649B2 (en) | 1992-10-15 | 2006-05-02 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818419A (ja) * | 1981-07-27 | 1983-02-03 | Nippon Oil Co Ltd | 炭素繊維用原料ピッチの製造方法 |
| JPS58104510A (ja) * | 1981-12-17 | 1983-06-22 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
| JPS59228475A (ja) * | 1983-06-09 | 1984-12-21 | Matsushita Electric Ind Co Ltd | 映像出力増幅器 |
| JPS6374098A (ja) * | 1986-09-18 | 1988-04-04 | 富士通株式会社 | アクテイブマトリクス型表示装置 |
-
1989
- 1989-03-31 JP JP1082736A patent/JP2930318B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818419A (ja) * | 1981-07-27 | 1983-02-03 | Nippon Oil Co Ltd | 炭素繊維用原料ピッチの製造方法 |
| JPS58104510A (ja) * | 1981-12-17 | 1983-06-22 | Matsushita Electric Ind Co Ltd | 電力増幅器 |
| JPS59228475A (ja) * | 1983-06-09 | 1984-12-21 | Matsushita Electric Ind Co Ltd | 映像出力増幅器 |
| JPS6374098A (ja) * | 1986-09-18 | 1988-04-04 | 富士通株式会社 | アクテイブマトリクス型表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038649B2 (en) | 1992-10-15 | 2006-05-02 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
| US8094112B2 (en) | 1992-10-15 | 2012-01-10 | Hitachi, Ltd. | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2930318B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142414B1 (ko) | 액정 표시장치 | |
| KR100328476B1 (ko) | 시프트레지스터, 표시장치, 촬상소자구동장치 및 촬상장치 | |
| JP2830004B2 (ja) | 液晶ディスプレイ装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPS59220793A (ja) | 表示装置の駆動方法 | |
| JPS6169283A (ja) | 液晶デイスプレイ装置 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JP2969699B2 (ja) | 液晶ディスプレイ装置 | |
| JP2676916B2 (ja) | 液晶ディスプレイ装置 | |
| JPH02262192A (ja) | 液晶ディスプレイ装置 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JP2737200B2 (ja) | 液晶ディスプレイ装置 | |
| JP2874180B2 (ja) | 液晶ディスプレイ装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JPH02226975A (ja) | 液晶ディスプレイ装置 | |
| JP2676897B2 (ja) | 液晶ディスプレイ装置 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JPH0219456B2 (ja) | ||
| JPH0614720B2 (ja) | 液晶デイスプレイ装置 | |
| JP3297917B2 (ja) | 液晶ディスプレイ装置 | |
| JP3077803B2 (ja) | 液晶ディスプレイ装置 | |
| JPS604992A (ja) | 画像表示装置の駆動方法 | |
| JPH0450708Y2 (ja) | ||
| JP2855637B2 (ja) | 液晶ディスプレイ装置 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |