JPH022628A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの製法に係わる。

〔発明の概要〕

本発明は、半導体基板上に絶縁層を介してペース取出し
電極を形成し、これに形成したエミッタ形成領域の開口
の側壁部に耐酸化性マスクを形成し、これをマスクとし
て半導体基板のエミッタ形成領域表面に酸化膜を形成し
て後に、１ｌｉｉ４酸化性マスクを除去し、その後全面
的に半導体層を形成して異方性エツチングによって上述
の開口の側壁部以外の半導体層を除去すると共に酸化膜
をマスクとして半導体基板に四部を形成し、開口の側壁
部の半導体Ｊ−を覆うと共に、凹部を充填する絶縁層を
開口内に形成し、開口内にベース領域とエミッタｗ４域
を形成するものであり、このようにすることによってｈ
ｐＥ（エミッタ接地電流増幅率）の高い、かつ微小化さ
たバイポーラトランジスタを確実に製造する。

〔従来の技術〕

昨今、それぞれベース電極およびエミッタ電極となる第
１及び第２の半導体層例えば多結晶シリコン層からの半
導体基板への不純物導入によって、ベース領域のベース
電極取り出し領域即ちグラフトベースとエミッタＮｉ域
とを形成するようにして例えばベースとエミッタに対す
る取り出し電極位置のセルファライン（自己整合）をは
かるようにしたいわゆるダブルポリシリコン型のバイポ
ーラトランジスタがその小面積化即ち高速性を得ること
ができる上で脚光を浴びるに至りている。

これに対し、更にその小面積化をはかったバイポーラト
ランジスタが、例えば特開昭６２−１８３５５８号公報
に開示されている。この種のバイポーラトランジスタは
、第２図に示すように、半導体基板（１）へのベース取
出し電極（２）、すなわち例えば多結晶シリコンより成
る第１の半導体層のコンタクト部、すなわちグラフトベ
ース領域形成部を、半導体基板＋１）上に形成した絶縁
Ｍ（４）の開口（５）の内周縁に形成した第１のサイド
ウオール（６）として形成し、更にこの第１の号イドウ
オール（６）の内周に絶縁層より成る第２のサイドウオ
ール（７）を形成し、これをマスクとして不純物のイオ
ン注入によってベース動作領域いわゆる真性ベース領域
（８）を形成し、更にエミッタ電極（９）例えば多結晶
シリコンより成る第２の半導体層を形成し、これより真
性ベース領域（８）より浅く不純物拡散を行ってエミッ
タ領域（１０）を形成する。

一方、例えばジャパニーズ　ジャーナル　オブアプライ
ド　フィジフクス（Ｊａｐａｎｅｓｅ、　Ｊｏｕｒｎａ
ｌ　ｏｆＡｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　）　Ｖｏｌ
ｕｏ＋ｅ　２２　　（１９８３）　Ｓｕｐｐｌｅｍｅｎ
ｔ２２−１．　ｐｐ　１２５−１２８のＦｉｇ　３にそ
の開示があるように、そのエミッタ領域とグラフトベー
ス領域との間に絶縁壁を入り込ませることによってグラ
フトベースｍ域におけるキャリアの注入動作によってベ
ース幅Ｗｅの実質的増大化に伴うエミッタ接地増幅率ｈ
ＦＥの低下を来すことの不都合を回避するようにしたバ
イポーラトランジスタの開示がある。

（発明が解決しようとする課題」 本発明は、上述したバイポーラトランジスタの微細化、
したがって、高集積度および高速性の向上と、史にｈＦ
Ｅの向上をはかることのできるバイポーラトランジスタ
を確実に得ることができるようにし、更に信頼性の向上
をはかる。

（課題を解決するための手段〕 本発明においては、第１図Ｃに示すように半導体基板（
１１）上に最終的に形成するエミッタ領域を含むエミッ
タ形成領域の開口（１２）を有し、絶縁Ｊ！（１３）を
介して配されたベース取出し電極（１４）を形成する工
程と、第１図りに示すように開口（１２）の側壁部に耐
酸化性マスク（１５）を形成する工程と、エミッタ形成
領域表面に酸化膜（１６）を形成する工程と、第１図Ｅ
に示すように耐酸化性マスク（１５）を除去する工程と
、全面的に半導体ｒｆ４（１７）を形成する工程と、第
１図ドに示すように異方性エツチングを用いて開口（１
２）の側壁部以外の半導体層（１７）を除去すると共に
酸化１！Ｊ（１６）をマスクとして半導体基板（１１）
に凹部（１８）を形成する工程と、第１図Ｈに示すよう
に開口（１２）の側壁部の半導体層（１７）を覆うと共
に、凹部（１８）内を充填する絶縁層（１９）を開口（
１２）内に形成する工程と、第１図Ｊに示すように開口
（１２）内にベース領域（２０）とエミッタ領域（２１
）とを形成する工程とを順次経てバイポーラトランジス
タ（２２）を構成する。

〔作用〕

上述の本発明方法によれば、第１１ｆｉＪに示すように
、最終的に得たバイポーラトランジスタにおいてエミッ
タ形成領域に形成された開口（１２）内に側壁部として
半導体層（１７）を形成するのでこれよりの基板（１１
）への不純物拡散によって形成されたグラフトベース領
域（２ＯＡ　）は狭益な幅をもって形成されることによ
って全体として小面槓化がはかられる。そして、この半
導体層（１７）による側壁部より内側に形成された四部
（１８）に絶縁層（１９）が充填されることによってエ
ミッタ領域（２１）とグラフ）・ベース領ｂ３ｉ（２Ｏ
Ａ）との出１に入り込んで絶縁壁が構成されるので、実
質的にベース動作部のベース％ｌ　Ｗ　Ｂがグラフトベ
ース（２０Ａ）の存在によって増大化するを回避でき、
ｈＦεの低減化をはかることができる。

また本発明方法によれば、エミッタおよびベース領域の
特にベース動作領域即ち真性ベース領域（２０）の形成
とエミッタ領域（２１）の形成部が酸化膜（１６）によ
って覆われた状態で凹部の形成例えば反応性イオンエツ
チング（ＲＩＥ）によって四部（１８）の形成が行なわ
れるので、この四部（１８）の形成によるダメージによ
って此処に形成されるエミ・ツタ動作領域の特性を劣化
させる不都合が回避されて信頼性の高い目的とするバイ
ポーラトランジスタ（２２）を得ることができる。

〔実施例〕

第１図を参照して本発明製造方法によってｎｐｎ型バイ
ポーラトランジスタを得る場合について説明する。この
場合、ｐ型のシリコン半導体サブストレイｌ−（４１）
を用意し、その−主面に選択的にｎ型の低比抵抗のコレ
クタ埋込み領域（２３）を形成すると共に、ｐ型の高濃
度のチャンネルストンプ領域（２４）を選択的にそれぞ
れ例えば不純物拡散等によって形成する。そして、この
半導体サブストレイト（４１）の主面に全面的にｎ型の
エピタキシャル半導体Ｊｉｉｉｌ（４２）を気相成長し
て半導体基＆１（１１）を構成する。そしてこのエピタ
キシャル半導体Ｗ１（４２）に例えば選択的酸化によっ
て分離絶縁Ｗｉ＜２６）を形成する。そしてこの分離絶
縁層（２６）の形成されていない半導体Ｊｉｊ！（４２
）に低比抵抗のコレクタ電極取出し領域（２７）を選択
的拡散あるいはイオン注入法等によって形成する。

第１図Ｂに示すように、分離絶縁層（２６）が形成され
ていない半導体Ｆｉｉｉ（４２）上に熱酸化等によって
５ｉ０２絶縁層（１３）を形成し、これの上にまずベー
ス取出し！１極（１４）を構成する第１の半導体層（５
１）例えば多結晶シリコン層を全面的にＣＶＤ法（化学
的気相成長法）等によって形成し、その後ベース取出し
電極（１４）となる部分とエミッタ形成領域を含む部分
（２５）とを選択的に残して他部をエツチング除去し、
これの上に跨って全面的に例えば５ｉ（ｈ絶縁１！（２
Ｂ）をＣＶＩ）法等によって形成する。

第１図Ｃに示すように、絶縁層（２８）と、第１図Ｂで
示した第１の半導体層（５１）とこれの下の絶縁層（１
３）とに渡ってエミッタ領域形成部とその周縁を含んで
開口（１２）を穿設する。ここにベース取出し電極（１
４）即ち第１の半導体層（５１）はｎ型の不純物例えば
ボロンＢが高濃度をもってドープされた多結晶シリコン
ｊ−をＣＶＤ法によって形成するか、あるいは不純物が
ドープされていない多結晶シリコン層を形成して後これ
に高濃度をもってｎ型の不純物イオン例えばＢ＋を注入
することによって形成する。

第１図りに示すように、開口（１２）の側壁部に対する
耐酸化性マスク（１５）を被覆する。この開口（１２）
の側壁部に対する耐酸化性マスク（１５）の形成は、例
えば開口（１２）内を含んで全面的に窒化シリコンＳｉ
ＮをＣＶＤ法等によって形成して後、異方性エツチング
の例えばＲＩＭ　（反応性イオンエツチング）によって
全面的にエッチバックすることによって開口（１２）の
側壁部に存在するＲＩＥ異方性エツチングの進行方向に
対して肉厚な部分が残されるようにすることによって形
成できる。次にこの開口（１２）の側壁部に形成された
耐酸化性マスク（１５）をマスクとして開口（１２）内
の基板（１１）の露呈部を！８酸化して酸化膜（１６）
を形成する。

次に第１図Ｅに示すように、耐酸化性マスク（１５）を
エツチング除去し、酸化膜（１６）と開口（１２）の内
周壁との間に間隔ｄを保持して半導体基板（１１）表面
を捲出させ、この露出部内および開口（１２）の側壁部
を含んで全面的に半導体１ｔ４（１７）例えば不純物が
ドープされたあるいはドープされない多結晶シリコンよ
り成る％２の半導体ｌｍ（５２）をＣＶＵ法等によって
形成する。

第１図ドに示すように、異方性エツチング例えばＲＩＥ
によって半導体１ｍ！　（５２）をその上面からエツチ
ングし、このエツチング方向に関して肉厚とされた開口
（１２）の側壁部に被着された半導体Ｊｉｉｔ（５２）
の側壁半導体層（１７）を残してエツチングし、さらに
この半導体層（１７）即ちシリコンと同材料のシリコン
基板（１１）の表面を酸化膜（１６）をマスクとしエツ
チングして酸化ＩＱ（１６）の周辺に凹部（１８）を形
成する０次に例えばｐ型の不純物イオン例えばＢ＋を注
入して絶縁Ｈ（２８）　、半導体層（１７）　、酸化１
ｍ（１６）等をマスクとして凹部（１８）の主として底
部に、後述する真性ベース領域（２０）とグラフトベー
ス領域（２０＾）のつなぎとなる連結ベース領域（２０
Ｂ）を形成する。

第１図Ｇに示すように、開口（１２）内にその凹部（１
８）内を含んで５ｉ（ｈ等の絶縁Ｊｍ（１９）を全面的
にＣＶＩ）法等によって被着形成する。

第１図Ｈに示すように、この絶縁１ｌｌ（１９）に対し
てその表面から異方性エツチング例えばＲＩＥを行って
開口（１２）内に形成さｆＬｔこ半導体層（１７）すな
わち第１のサイドウオール（側壁部）Ｓ　Ｗ　１のさら
に内周部に、絶縁層（１９〉により第２のサイドウオー
ルＳＷ２を形成する。そしてつづいてこのサイドウオー
ルＳＷ２内に露呈した酸化膜（１６）をエツチング除去
して開口（１２）の幅に比して第１および第２のサイド
ウオールＳ　Ｗ　ＬおよびＳＷ２の谷幅ｄ１およびｄ２
の２倍に相当する分だけ幅狭のエミッタ開口（３０）を
形成する。

第１図１に示すように、開口（３０）内を含んで第３の
半導体層例えば多結晶シリコンＪｉＪ（５３）を全面的
にＣＶＤ法等によって被着し形成する。

第１図Ｊに示すように、第３の半導体層（５３）を選択
的にエツチングして少なくともエミッタ開口（３０）内
とエミフタ′６１極形成部を残して他部を除去する。そ
してこの多結晶シリコン層（５３）を通して半導体基板
（ＩＩ）の半導体層（４２）より成るコレクタ領域（２
９）にｐ型の不純物イオン例えばＢＦ２イオンをイオン
注入し、アニール処理を施して真性ベース領域（２０）
を形成し、さらにｐ型の不純物例えばＡｓ＋をイオン注
入して浅いエミッタ領域（２１）を形成する。この場合
、第３の半導体１’ｉ！（５３）は、例えばその開口（
３０）内における中央部においてのみ肉薄に形成するこ
とができるので、この肉薄部を通じての不純物注入によ
ってエミッタ領域（２１）を開口〈３０）内で限定的に
浅く形成されるようにする。一方、ベース領域（２０）
は例えば各不純物のイオン注入後のアニール処理時によ
って第１のサイドウオールＳＷ１の半導体１’Ｊ（１７
）自体から、あるいは第１の半導体層（５１）のベース
取出し電極（１４）から第２の半導体層（１７）を通じ
てのｐ型の不純物の拡散によって形成されたグラフトベ
ース領域（２ＯＡ）に、先に形成した連結ベース領域（
２０Ｂ　）によって連結させる。そして、第３の半導体
層（５３）を、選択的にエツチングしてヱミッタ電極（
３１）を形成し、互に絶縁層（２８）に対してコレクタ
およびベース１！極窓開けを行って、全面的にＡ／等の
金属層の蒸着およびフォトリソグラフィーによるパター
ン化を行ってエミッタ電極（３１）上と、コレクタ電極
取出しｆｌＪｌ域（２７）上とベース取出し電極（１４
）上とにそれぞれオーミックにエミッタ金属電極（３２
）、コレクタ金属電極（３３）と、ベース金属電極（３
４）とを形成する。このようにして真性ベース領域（２
０）とグラフトベース＠域（２０Ａ）との間に凹部（１
８）内に絶縁層（１９）が埋込められてなる絶縁壁が形
成されたｎｐｎ型バイポーラトランジスタ（２２）が構
成される。

なお上述した例においてはｎｐｎ型トランジスタに本発
明を通用した場合であるが、ｎｐｎ型トランジスタに通
用することもできる。

〔発明の効果〕

上述したように本発明によれば、真性ベース領域（２０
）とグラフトベース領域（２ＯＡ）との間に凹部（１８
）を形成し、この四部（１８）内に絶縁ｈ４（１９）が
埋込まれて絶縁壁が形成されることによってグラフトベ
ース領域（２ＯＡ）の存在にょフて実効的ベース幅Ｗｅ
の増大化が生じてｈＦＥが低下するような不都合が回避
される。

また本発明方法によれば、第１のサイドウオールＳ　Ｗ
　１の半導体７！（１７）即ちベース取出し電極のグラ
フトベース領域（２０八）とのいわばコンタクト部と四
部（１８）１１！ＩＪ？７絶縁壁とが自己整合されるの
で、確実に絶縁壁の位置の設定がなされ、この稙バイポ
ーラトランジスタの微細化が再現性良く確実にはかられ
る。

また第１図ドで説明したように、齢化映（１６）を介し
て凹部（１８）内に連結ベース領域（２０Ｂ）を形成す
るイオン注入を行うのでこの連結部（２０１１）を形成
するイオン注入によってエミッタ形成部がダメージを受
けることがないので安定した特性のバイポーラトランジ
スタを得ることができる。

上述したように本発明によれば、再現性良く確実に高オ
ｎ度の、特性の安定したイｄ頼性の高いバイボー、ラト
ランジスタを得ることができる。

【図面の簡単な説明】

第１図Ａ−Ｊは本発明製造方法の一例の各工程の路線的
拡大１１ｉ面図、第２図は従来製法によるバイポーラト
ランジスタの要ｌｆｌ＋の路線的拡大断面図である。 （１１）は半導体基板、（１２）は開口、（１３）は絶
縁層、（１４）はベース地山し電極、（２０）は真性ベ
ース領域、（２０Ａ）はグラフトベース領域、（２０Ｂ
　）は連結ベース領域、（２１）はエミッタ領域である
。

Claims (1)

1. 【特許請求の範囲】 半導体基板上にエミッタ形成領域の開口を有し、絶縁層
   を介して配されたベース取出し電極を形成する工程と、 上記開口の側壁部に耐酸化性マスクを形成する工程と、 該耐酸化性マスクをマスクとして上記エミッタ形成領域
   表面に酸化膜を形成する工程と、 上記耐酸化性マスクを除去する工程と、全面的に半導体
   層を形成する工程と、 異方性エッチングを用いて上記開口の側壁部以外の上記
   半導体層を除去すると共に上記酸化膜をマスクとして上
   記半導体基板に凹部を形成する工程と、 上記開口の側壁部の半導体層を覆うと共に、上記凹部を
   充填する絶縁層を上記開口内に形成する工程と、 上記開口内にベース領域とエミッタ領域を形成する工程
   とを順次経ることを特徴とするバイポーラトランジスタ
   の製造方法。