JPH09199510A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 バイポーラトランジスタの微細化。工数の削
減。 【構成】 ｎ⁺ 型シリコン基板１上には、ロコス酸化膜
３に囲まれてｎ^- 型エピタキシャル層２が、その上には
ベース開口の開設された表面酸化膜４が形成されてい
る。エピ層２上には、ベース領域となるｐ型エピタキシ
ャル層５が、酸化膜４上にはｐ型エピ層５と同時に形成
されたｐ型ポリシリコン膜６が形成されている。エピ層
５とポリシリ６上にはシリコン酸化膜７とＢＳＧ膜８が
形成されており、これらの絶縁膜のエミッタ形成領域上
には開口が設けられている。この開口の側面には側壁絶
縁膜が設けられる。エミッタ開口内にはｎ⁺ 型ポリシリ
コン膜１２が、その下にはｎ⁺ 型エミッタ領域１４が形
成されている。各ポリシリコン膜６、１２上には、バリ
アメタル膜１６を介してエミッタ用またはベース用の電
極１７が形成されてる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にエピタキシャル成長法にて形
成されたベース領域を有するバイポーラトランジスタお
よびその製造方法に関するものである。

【０００２】

【従来の技術】従来の半導体装置、特にバイポーラトラ
ンジスタにおいては、高周波特性の向上を目的として縦
および横方向の微細化を図ってきた。その具体的手法と
しては分子線結晶成長（ＭＢＥ；Molecular beam Epita
xy）装置を用いて浅接合を形成する方法や自己整合によ
る素子の微細化法などが挙げられる。前者の方法を用い
たバイポーラトランジスタの構造およびその製造方法
を、その工程順断面図である図１４および図１５を参照
して説明する。

【０００３】このトランジスタの断面構造を図１５
（ｈ）に示す。このトランジスタは以下のようにして作
製される。まず、ｎ⁺ 型シリコン基板１上にｎ^- 型エピ
タキシャル膜２を形成したウェハを用い、素子形成部以
外を通常のスポットロコス法にて酸化してロコス酸化膜
３を形成し、熱酸化により表面酸化膜４を形成した後、
ベースコンタクト形成予定部にｐ⁺ 型層１８を通常のイ
オン注入法で形成し、さらにベース形成予定部の表面酸
化膜４を通常のフォトリソグラフィ法と異方性エッチン
グ法を適用して除去する〔図１４（ａ）〕。

【０００４】次に、例えばシリコン分子線結晶成長装置
（以下、Ｓｉ−ＭＢＥ装置と略す）等を用いて表面全面
にｐ型不純物を含むシリコンの結晶成長を行い、シリコ
ン基板上にｐ型エピタキシャル層５を、酸化膜上にｐ型
ポリシリコン膜６を形成する〔図１４（ｂ）〕。次い
で、フォトリソグラフィ法を適用してベース領域上のみ
フォトレジスト膜９ｊを残し、通常の異方性エッチング
を行い、ベース領域外の不要なポリシリコン膜６を除去
する〔図１４（ｃ）〕。

【０００５】次に、ウェハ表面全面に、例えばシリコン
酸化膜やシリコン窒化膜などからなる絶縁膜１９を化学
気相成長法（以下、ＣＶＤ法と略す）により形成する
〔図１４（ｄ）〕。その後、通常のフォトリソグラフィ
法と異方性エッチング法を適用して、エミッタコンタク
ト２２およびベースコンタクト１５部分の絶縁膜１９を
数１０ｎｍ残して除去し、さらにフォトリソグラフィ法
と異方性エッチング（または等方性エッチング）法を適
用して、エミッタコンタクト２２の絶縁膜１９のみ除去
する〔図１５（ｅ）〕。

【０００６】次に、ＣＶＤ法によりポリシリコン膜１２
を堆積し、さらにエミッタ形成用に例えば砒素のような
ｎ型不純物のイオン注入を行い、アニールを行うことに
よりｎ⁺ 型エミッタ層１４を形成する。またこのアニー
ルにより図１４（ａ）で形成したｐ⁺ 型層１８の活性化
も行う〔図１５（ｆ）〕。次に、エミッタコンタクト２
２部以外の不要なポリシリコン膜１２を通常のフォトリ
ソグラフィ法と異方性エッチング法を適用して除去し、
さらに異方性エッチング（または等方性エッチング）に
よりベースコンタクト１５部の絶縁膜１９を除去する
〔図１５（ｇ）〕。

【０００７】最後に、蒸着によりウェハ全面にバリアメ
タル膜１６を形成し、フォトリソグラフィ法およびメッ
キ法により電極１７を形成し、フォトレジスト膜を除去
した後、この電極１７をマスクに異方性エッチングを行
い電極間のバリアメタルを除去して電極を分離すること
で、エピタキシャル成長層をベース領域とする従来のバ
イポーラトランジスタの製造工程が完了する〔図１５
（ｈ）〕。

【０００８】また、自己整合法を用いて微細化を行った
例としては、特開昭６１−２９０７６１号公報にて提案
された図１６に示すものや特開平５−３１５３４７号公
報にて提案された図１７に示すものがが知られている。
図１６に示すように、ｐ型シリコン基板２０１上にはｎ
⁺ 型埋込層２０２とｎ ^- 型エピタキシャル層２０３が形
成されており、エピタキシャル層２０３内には、ベース
領域２１０が形成されている。エピタキシャル層２０３
内にはさらにベース領域２１０を囲んでｐ型半導体領域
２１１とｐ⁺ 型半導体領域２１２が形成され、ベース領
域２１０上にはエミッタ領域２１３が形成されている。
ｐ⁺ 型半導体領域２１２からはベース引き出しリードと
なるｐ⁺ 型ポリシリコン膜２０５が、またエミッタ領域
２１３からはエミッタ引き出しリードとなるｎ⁺ 型ポリ
シリコン膜２０８が引き出されている。ｐ型半導体領域
２１１上にはＢＳＧ膜２０７が形成されており、ポリシ
リコン膜２０５とポリシリコン膜２０８とはシリコン窒
化膜２０６とＢＳＧ膜２０７によって絶縁されている。

【０００９】図１７に示すように、ｐ型シリコン基板３
０１には、ｎ⁺ 型埋込層３０２とｎ型ウェル３０３が形
成されており、ｎ型ウェル３０３上には、ベース領域３
１０とエミッタ領域３１１が形成され、ベース領域の外
側にはｐ⁺ 型半導体領域３１２が形成されている。半導
体基板上には、活性領域を分離区画するフィールド酸化
膜３０４が形成されている。ｐ⁺ 型半導体領域３１２か
らは、ベース引き出しリードであるｐ⁺ 型ポリシリコン
膜３０５が、エミッタ領域３１１およびｎ⁺ 型埋込層３
０２から引き上げられたｎ⁺ 型半導体領域からは、エミ
ッタ引き出しリードまたはコレクタ引き出しリードであ
るｎ⁺ 型ポリシリコン膜３０８が形成されている。ポリ
シリコン膜３０５、３０８上には、シリコン酸化膜３０
６とＢＰＳＧ膜３０７が形成されており、これらの絶縁
膜に開口されたコンタクトホールを介して各ポリシリコ
ン膜からはＡｌ配線３０９が引き出されている。

【００１０】

【発明が解決しようとする課題】しかし、上述した従来
の半導体装置の製造方法では、製造工程上制御困難な工
程を経て製造するという問題点があった。例えば図１４
および図１５に示した半導体装置および製造方法では、
エミッタコンタクトとベースコンタクトとを微小な差の
エッチング深さで形成する必要があり、しかも、エミッ
タコンタクトを開口する工程〔図１５（ｅ）〕では、例
えば等方性エッチングを用いた場合には絶縁膜１９にサ
イドエッチが入り結果としてエミッタ領域が大きくなり
最終的なベース領域内のｐ⁺ 型層１８との距離が保てな
くなってＤＣ特性が劣化する。また、ベースコンタクト
上に残った数１０ｎｍの絶縁膜１９がｎ型ポリシリコン
膜１２の異方性エッチング時のベース界面の保護膜とな
るが、前工程でのバラツキにより残存絶縁膜厚が薄くな
った場合にはポリシリコン膜１２のエッチング時に絶縁
膜１９並びにｐ⁺ 型層１８の一部をもオーバーエッチン
グしてしまう可能性がある。このような構造となった半
導体装置においてはｐ⁺ 型層１８の高キャリア濃度部消
失によってベース抵抗が高くなりＤＣ、ＲＦ特性が劣化
する。このように従来の製造方法においては、ベースコ
ンタクトおよびエミッタコンタクト形成時のエッチング
工程は極めて高精度に設備の制御を行わなければならな
い工程であり、従来の半導体装置の特性バラツキがこの
工程に起因することが多かった。また、従来例では、ベ
ース領域内にベース引き出しのためのｐ⁺ 型層を設けな
ければならないが、ベースコンタクトとの目合わせずれ
を考慮すると、ｐ⁺ 型層１８をある程度大きくする必要
があり、しかしながらＤＣ特性、特にエミッタ−ベース
間絶縁耐圧を確保するために目合わせずれのマージンと
ｐ⁺ 型層の拡散広がりを考慮してベースコンタクトとエ
ミッタコンタクトとの距離を一定以上にしなければなら
ないため、ベース領域の微細化が困難であった。また、
かなり大きなｐ⁺ 型層１８がコレクタ領域の深くにまで
形成されることによるベース−コレクタ間接合容量の増
大、および上述した理由によるベース領域の大型化に伴
う寄生容量の増大により、浅接合による特性向上の効果
を相殺してしまうという問題点があった。

【００１１】また、自己整合法を用いた従来例では、小
型化は実現できるものの、一般に構造が複雑になり、ま
た製造工程が複雑になって工程数が増加する。さらに、
制御困難な工程を必要とする場合が多く、やはり歩留り
の高い製造が困難となる。例えば、液体薬品を用いた等
方性エッチングによるオーバーハング形状を必要とした
り（図１６の場合）、反応性ガス中の酸素濃度の違いに
よるモリブデンのエッチングの反応性の違いを利用する
ペリフェラルエッチングを必要とする（図１７の場合）
などのエッチング速度制御が困難な工程を経るために、
横方向微細化による高周波特性の向上は望めるもののエ
ッチングに用いられる薬品濃度や反応ガス濃度のバラツ
キにより、特性に影響を及ぼすパラメータ、例えばベー
ス抵抗やエミッタ−ベース間距離が安定せず、これらが
特性のバラツキの原因となり、製品歩留りの低下を招い
ていた。従って、この発明の解決すべき課題は、複雑な
製造工程や制御困難な工程を用いることなしに、半導体
装置の微細化を実現することである。

【００１２】

【課題を解決するための手段】上記の課題は、ベース領
域をエピタキシャル成長によって形成する際に同時に絶
縁層上に形成されるポリシリコン膜をベース引き出しリ
ードとして用いることによって解決される。

【００１３】

【発明の実施の形態】本発明による半導体装置は、コレ
クタ領域となる第１導電型シリコン領域と、前記第１導
電型シリコン領域を囲んで形成された素子分離絶縁膜
と、前記第１導電型シリコン領域上ではベース領域を構
成する単結晶シリコンとなり前記素子分離絶縁膜上では
ベース引き出しリードを構成する多結晶シリコンとなる
第２導電型シリコン膜と、前記第２導電型シリコン膜の
ベース領域となる領域の表面領域に選択的に形成された
エミッタ領域と、前記第２導電型シリコン膜上を覆う、
前記エミッタ領域上にエミッタ開口が形成された層間絶
縁膜と、前記エミッタ開口内に埋め込まれた第１導電型
多結晶シリコン膜と、を有することを特徴としている。

【００１４】また、本発明による半導体装置の製造方法
は、 半導体基板上に形成された第１導電型シリコン層を
素子分離絶縁膜にて区画してコレクタ領域となる第１導
電型シリコン領域を形成する工程と、 前記素子分離絶縁膜および前記第１導電型シリコン
領域上に、シリコン上では単結晶となり絶縁物上では多
結晶となる第２導電型のシリコン膜を成長させる工程
と、 前記シリコン膜上にそのエミッタ形成領域上にエミ
ッタ開口の開設された層間絶縁膜を形成する工程と、 前記エミッタ開口内を埋め込む第１導電型の多結晶
シリコン膜を形成し、該多結晶シリコン膜の不純物を前
記シリコン膜中に拡散してエミッタ領域を形成する工程
と、 を有することを特徴としている。

【００１５】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、本発明の第１の実施例の半導
体装置の部分断面図である。同図に示すように、ｎ⁺ 型
シリコン基板１上には、ロコス酸化膜３に囲まれてｎ^-
型エピタキシャル層２が形成されており、その上にはベ
ース開口の開設された表面酸化膜４が形成されている。
そして、エピタキシャル層２上には、ベース領域となる
ｐ型エピタキシャル層５が形成され、また酸化膜４上に
はｐ型エピタキシャル層５と同時に形成されたｐ型ポリ
シリコン膜６が形成されている。

【００１６】エピタキシャル層５とポリシリコン膜６上
にはシリコン酸化膜７とＢＳＧ膜８が形成されており、
これらの絶縁膜のエミッタ形成領域上には開口が設けら
れている。この開口の側面には、シリコン酸化膜１０と
シリコン窒化膜１１からなるサイドウォールが形成され
ている。このサイドウォールによって形成されたエミッ
タ開口内にはｎ⁺ 型ポリシリコン膜１２が形成されてお
り、このｎ⁺ 型ポリシリコン膜１２のエピタキシャル層
５と接する部分にはｎ⁺ 型エミッタ領域１４が形成され
ている。また、ｐ型ポリシリコン膜６とｐ型エピタキシ
ャル層５との接する部分には外部ベース領域となるｐ⁺
型層１３が形成されている。各ポリシリコン膜６、１２
上には、バリアメタル膜１６を介してエミッタ用または
ベース用の電極１７が形成されてる。

【００１７】本実施例の半導体装置においては、ベース
領域がｐ型エピタキシャル層５として、ＭＢＥ法により
形成されているため、不純物濃度および膜厚の正確な制
御が可能であり、バラツキなく浅接合を形成することが
できる。また、ベース引き出しリードとなるｐ型ポリシ
リコン膜６がｐ型エピタキシャル層５と一体的に形成さ
れているため、ベース領域にベースコンタクトのための
領域を確保する必要がなくなり、その分ベース領域を狭
く形成することができ、寄生容量を低減することができ
る。

【００１８】［第１の実施例の製造方法］次に、本実施
例の製造方法をその工程順断面図である図２〜図５を参
照して説明する。まず、ｎ⁺ 型シリコン基板１上にｎ^-
型エピタキシャル層２を形成したウェハを用い、素子形
成部以外に通常のスポットロコス法にてロコス酸化膜３
を形成し、さらに熱酸化により表面酸化膜４を形成する
〔図２（ａ）〕。次に、ベース形成領域の表面酸化膜４
を通常のフォトリソグラフィ法と異方性エッチング（ま
たは等方性エッチング）法を適用して除去し、その後例
えばＳｉ−ＭＢＥ装置でｐ型エピタキシャル層５を成長
させる。この際にベース領域外の表面酸化膜４上にはｐ
型エピタキシャル層５と同時に同キャリア濃度のｐ型ポ
リシリコン膜６が形成される〔図２（ｂ）〕。

【００１９】次に、ＣＶＤ法によりシリコン酸化膜７を
堆積し、その後通常のフォトリソグラフィ法と異方性エ
ッチングを用いベース領域内側の酸化膜７を残し、全て
除去する〔図３（ｃ）〕。次に、ウェハ表面全面にＢＳ
Ｇ（ Boro-Silicate Glass）膜８を堆積する〔図３
（ｄ）〕。

【００２０】次に、フォトリソグラフィ法を用いてフォ
トレジスト膜９ａを形成し異方性エッチングを用いてエ
ミッタ領域となる部分のＢＳＧ膜８とシリコン酸化膜７
を除去する〔図３（ｅ）〕。図３（ｅ）で用いたフォト
レジスト膜９ａを除去した後、ウェハ全面にＣＶＤ法を
用いてシリコン酸化膜１０を堆積し〔図３（ｆ）〕、さ
らに異方性エッチングにより該シリコン酸化膜１０のエ
ッチバックを行い、エミッタコンタクト部にシリコン酸
化膜１０のサイドウォールを形成する〔図４（ｇ）〕。
引き続き、同様の手順でシリコン窒化膜１１をウェハ全
面に堆積し、異方性エッチングによるエッチバックを行
って、シリコン窒化膜１１のサイドウォールを形成する
〔図４（ｈ）〕。

【００２１】その後、ＣＶＤ法を用いてポリシリコンを
堆積し、エミッタ形成のために例えば燐のようなｎ型不
純物をイオン注入法により高濃度にドーピングしてｎ⁺
型ポリシリコン膜１２を形成する〔図４（ｉ）〕。次
に、アニールを行ってポリシリコン膜１２中の燐を活性
化するとともにエミッタ領域１４を形成する。このアニ
ールにより、ＢＳＧ膜８はシリコン酸化膜と同質の酸化
膜となり、さらに膜中よりＳｉ−ＭＢＥ装置で形成され
たｐ型ポリシリコン膜６へｐ型不純物であるボロンの拡
散が起こり、該ｐ型ポリシリコン膜６のシート抵抗を低
くできる。また、これと同時にｐ型ポリシリコン膜６中
からもボロンの拡散が起こり、ベース領域内にｐ⁺ 型層
１３が形成される。続いて、通常のフォトリソグラフィ
法と異方性エッチング法を適用してエミッタポリシリコ
ンとなる部分以外のポリシリコン膜１２を除去し、さら
にフォトリソグラフィ法によりフォトレジスト膜９ｂを
形成した後異方性エッチング法を適用してベースリード
コンタクトとなる部分のＢＳＧ膜８を除去する〔図５
（ｊ）〕。

【００２２】なお、ここではアニールを行ってからポリ
シリコン膜１２のエッチングを行っているが、これらの
工程を逆にして先にポリシリコン膜１２のエッチングを
行ってからアニールを行ってもよい。次に、図５（ｊ）
の工程で用いたフォトレジスト膜９ｂを除去してから、
ウェハ表面全面にバリアメタル１６膜を蒸着し、通常の
フォトリソグラフィ法により電極形成部以外をフォトレ
ジスト９ｃで覆い、メッキ法により電極１７を形成する
〔図５（ｋ）〕。最後に、フォトレジスト膜９ｃを除去
し、電極１７をマスクとした異方性エッチングにより電
極間のバリアメタル膜１６を除去して電極間の分離を行
って本発明の第１の実施例のバイポーラトランジスタの
製造工程は完了する〔図５（ｌ）〕。

【００２３】以上説明したように、本発明の第１の実施
例によれば、厳しい工程管理を必要とする工程は使われ
ておらず、通常用いられる容易な工程のみを用いて製造
を行うことができるため、製造バラツキを低く抑えるこ
とができ高い製造歩留りを実現することができる。ま
た、ベース領域と同時に形成されるこの領域に直結した
ポリシリコン膜をベース引き出しリードとして用いるこ
とにより、ベース領域にベースコンタクトを設ける必要
がなくなりベース領域の縮小が可能であるために高周波
特性の向上が望める。そして、このポリシリコン膜はＢ
ＳＧ膜からの不純物拡散により低抵抗化されるためベー
ス抵抗を低く抑えることができる。このベース引き出し
リード（ポリシリコン膜６）がベース領域（エピタキシ
ャル層５）と同時に形成することができるために、そし
てＢＳＧ膜を不純物源として使用するとともに絶縁膜と
しても使用するために、さらにＰＲ工程（フォトリソグ
ラフィ工程）数を従来例に比較して少なくすることがで
きるために、製造工程数を低くおさえることができ、製
造コストならびに製造日数の低減を図ることができる。

【００２４】［第２の実施例］図６は、本発明の第２の
実施例を示す断面図である。同図において、図１に示し
た第１の実施例の部分と同等の部分には同一の参照番号
が付せられているので重複する説明は省略するが、本実
施例の第１の実施例と相違する点は、本実施例において
はロコス酸化膜３の内側をそのままベース領域として使
用している点である。製造方法としては、第１の実施例
と同様の方法でロコス酸化膜３を形成しその上に熱酸化
により表面酸化膜４を形成した後、弗酸等による等方性
エッチングにより素子形成部の表面酸化膜４を除去す
る。なお、この表面酸化膜形成工程は省略し、ロコス酸
化膜形成後、等方性エッチングにより素子形成部の酸化
膜を除去してもよい。これ以降の工程は第１の実施例の
場合と同様である。

【００２５】この第２の実施例によれば、ベース領域開
口のためのフォトリソグラフィ工程を必要としないた
め、さらに製造工程数を削減することができるのみなら
ず、コレクタ−ベース界面面積が小さくなるので、この
面積に依存する特性パラメータ、例えばコレクタ−ベー
ス間接合容量を低減できる。さらに、コレクタ−ベース
引き出しリード間の容量も削減することができるため、
特性の向上がさらに望める。

【００２６】［第３の実施例］図７は、本発明の第３の
実施例の半導体装置の部分断面図である。同図におい
て、図１に示した第１の実施例と同等の部分には同一の
参照番号が付せられているので、重複する説明は適宜省
略する。図７に示されるように、ｐ型シリコン基板１０
１上には、ｎ⁺ 型埋込層２０が形成されており、その上
にコレクタ領域となるｎ^- 型エピタキシャル層２が形成
されている。ｎ⁺ 型埋込層２０は、ｎ⁺ 型コレクタ引き
上げ領域２１によって基板表面に引き出されており、そ
の上にｎ⁺型ポリシリコン膜１２、バリアメタル膜１６
およびコレクタ用の電極１７が形成されている。

【００２７】［第３の実施例の製造方法］次に、本発明
の第３の実施例の製造方法についてその工程順断面図で
ある図８〜図１３を参照して説明する。まず、ｐ型シリ
コン基板１０１上の半導体素子形成部をフォトレジスト
膜９ｄで被覆しこれをマスクにして例えば砒素のような
ｎ型不純物をイオン注入し、ｎ⁺ 型埋込層２０を形成す
る。あるいは、半導体素子形成部以外に絶縁膜を形成
し、熱拡散法によりｎ⁺ 型埋込層２０を形成し、その後
使用した絶縁膜を除去してもよい〔図８（ａ）〕。

【００２８】次に、ＭＢＥ法にてｎ^- 型エピタキシャル
層２を成長させ〔図９（ｂ）〕、スポットロコス法にて
ロコス酸化膜３を形成し〔図９（ｃ）〕、さらに熱酸化
により表面酸化膜４を形成する〔図９（ｄ）〕。次に、
フォトレジスト膜９ｅをマスクにしてコレクタ引き出し
領域形成予定部のみに燐をイオン注入法により導入し、
ｎ⁺ 型コレクタ引き出し領域２１を形成する〔図９
（ｅ）〕。次に、ベース形成領域の表面酸化膜４を通常
のフォトリソグラフィ法と異方性エッチング（または等
方性エッチング）法を適用して除去してベース形成領域
を開口し、その後Ｓｉ−ＭＢＥ装置によりｐ型エピタキ
シャル層５を成長させる。この際にベース領域外の表面
酸化膜４上にはｐ型エピタキシャル層５と同時に同キャ
リア濃度のｐ型ポリシリコン膜６が形成される〔図１０
（ｆ）〕。

【００２９】次に、フォトレジスト膜９ｆをマスクにし
て異方性エッチングによりコレクタ電極形成部周囲のｐ
型ポリシリコン膜６を除去する〔図１０（ｇ）〕。次
に、ＣＶＤ法によりシリコン酸化膜７を堆積し、その後
通常のフォトリソグラフィ法と異方性エッチングを用い
ベース領域内側の酸化膜７を残し、全て除去する〔図１
０（ｈ）〕。

【００３０】次に、ウェハ表面全面にＢＳＧ膜８を堆積
する〔図１１（ｉ）〕。次いで、通常のフォトリソグラ
フィ法と異方性エッチングを用いてエミッタ領域となる
部分のＢＳＧ膜８とシリコン酸化膜７およびコレクタコ
ンタクト形成予定部のＢＳＧ膜８と表面酸化膜４を除去
する〔図１１（ｊ）〕。次に、ウェハ全面にＣＶＤ法を
用いてシリコン酸化膜１０を堆積し〔図１１（ｋ）〕、
さらに異方性エッチングにより該シリコン酸化膜１０の
エッチバックを行い、エミッタコンタクト外周部ならび
にコレクタコンタクト外周部にシリコン酸化膜のサイド
ウォールを形成する〔図１２（ｌ）〕。

【００３１】引き続き、同様に手順でシリコン窒化膜１
１をウェハ全面に堆積し、異方性エッチングによるエッ
チバックを行って、シリコン窒化膜１１のサイドウォー
ルをエミッタコンタクトの外周部およびコレクタコンタ
クトの外周部に形成する〔図１２（ｍ）〕。その後、Ｃ
ＶＤ法を用いてポリシリコン膜１２を堆積し、エミッタ
およびコレクタ形成形成のために例えば砒素のようなｎ
型不純物をイオン注入法によりドーピングする〔図１２
（ｎ）〕。

【００３２】次に、アニールを行ってポリシリコン膜１
２中の砒素の活性化するとともに拡散させてエミッタ領
域１４を形成する。このアニールにより、ＢＳＧ膜８は
シリコン酸化膜と同質の酸化膜となり、さらに膜中より
ｐ型ポリシリコン膜６へｐ型不純物であるボロンの拡散
が起こり、該ｐ型ポリシリコン膜６のシート抵抗を低く
できる。また、これと同時にｐ型ポリシリコン膜６中か
らもボロンの拡散が起こり、ベース領域内にｐ⁺ 型層１
３が形成される。さらにコレクタ引き上げ領域内の燐の
活性化もこのアニールで同時に行う。続いて、通常のフ
ォトリソグラフィ法と異方性エッチング法を適用してエ
ミッタ用ポリシリコンならびにコレクタ用ポリシリコン
となる部分以外のポリシリコン膜１２を除去し、さらに
フォトリソグラフィ法によりフォトフォトレジスト膜９
ｈを形成しこれをマスクとして異方性エッチングを行い
ベースリードコンタクトとなる領域のＢＳＧ膜８を除去
する〔図１３（ｏ）〕。なお、ここではアニールを行っ
てからポリシリコン膜１２のエッチングを行っている
が、これらの工程を逆にして先にポリシリコン膜１２の
エッチングを行ってからアニールを行ってもよい。

【００３３】次に、図１３（ｏ）で用いたフォトレジス
ト膜９ｈを除去してから、ウェハ表面全面にバリアメタ
ル膜１６を蒸着し、通常のフォトリソグラフィ法により
電極形成部以外の領域をフォトレジスト膜９ｉで覆い、
メッキ法によりエミッタ、コレクタおよびベース用の電
極１７を形成する〔図１３（ｐ）〕。最後に、フォトレ
ジスト膜９ｉを除去し、電極１７をマスクにして異方性
エッチングを行うことで電極間バリアメタル膜１６を除
去し、電極間の分離を行って本発明の第３の実施例の製
造工程が完了する〔図１３（ｑ）〕。

【００３４】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において適宜の変更が可
能なものである。例えば、ドーピング不純物種や絶縁膜
は実施例以外のものを採用することができる。また、ｐ
型エピタキシャル層５を成長する際にその膜をＳｉに代
えＳｉＧｅ膜とすることができ、そのようにした場合に
は本発明の構造を採るへテロ接合トランジスタが製造可
能となり、さらに高周波特性を高めることができる。

【００３５】

【発明の効果】以上説明したように、本発明は、エピタ
キシャル成長によりベース領域を形成する際に絶縁膜上
に形成されるポリシリコン膜をベース引き出しリードと
して用いるものであるので、ベース領域内にベースコン
タクトおよびそのためのｐ⁺ 型層を設ける必要がなくな
り、素子の微細化が可能になりトランジスタの高周波特
性を改善することができる。また、本発明によれば、ベ
ース領域を形成するためのエピタキシャル成長時に形成
されるポリシリコン膜をベースリードとして用いている
ため、さらにポリシリコン膜上のＢＳＧ膜を拡散源とし
て用いると共に絶縁膜として用いているため、工数の削
減が可能であり、製造日数および製造コストを低減する
ことができる。また、本発明によれば、自己整合型トラ
ンジスタのように制御困難なエッチング行程を経ること
なく製造できるため、製造バラツキや特性バラツキが少
ない製品を高歩留りで製造することが可能になる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例の断面図。

【図２】 本発明の第１の実施例の製造方法を説明する
ための工程順断面図の一部。

【図３】 本発明の第１の実施例の製造方法を説明する
ための、図２の工程に続く工程での工程順断面図の一
部。

【図４】 本発明の第１の実施例の製造方法を説明する
ための、図３の工程に続く工程での工程順断面図の一
部。

【図５】 本発明の第１の実施例の製造方法を説明する
ための、図４の工程に続く工程での工程順断面図。

【図６】 本発明の第２の実施例の断面図。

【図７】 本発明の第３の実施例の断面図。

【図８】 本発明の第３の実施例の製造方法を説明する
ための工程順断面図の一部。

【図９】 本発明の第３の実施例の製造方法を説明する
ための、図８の工程に続く工程での工程順断面図の一
部。

【図１０】 本発明の第３の実施例の製造方法を説明す
るための、図９の工程に続く工程での工程順断面図の一
部。

【図１１】 本発明の第３の実施例の製造方法を説明す
るための、図１０の工程に続く工程での工程順断面図の
一部。

【図１２】 本発明の第３の実施例の製造方法を説明す
るための、図１１の工程に続く工程での工程順断面図の
一部。

【図１３】 本発明の第３の実施例の製造方法を説明す
るための、図１２の工程に続く工程での工程順断面図。

【図１４】 従来例の製造方法を説明するための工程順
断面図の一部。

【図１５】 従来例の製造方法を説明するための、図１
４の工程に続く工程での工程順断面図。

【図１６】 自己整合法を用いて製作した従来例の断面
図。

【図１７】 自己整合法を用いて製作した他の従来例の
断面図。

【符号の説明】

１ ｎ⁺ 型シリコン基板 ２、２０３ ｎ^- 型エピタキシャル層 ３、２０４、３０４ ロコス酸化膜 ４ 表面酸化膜 ５ ｐ型エピタキシャル層 ６ ｐ型ポリシリコン膜 ７、１０、３０６ シリコン酸化膜 ８、２０７ ＢＳＧ膜 ９ａ〜９ｊ フォトレジスト膜 １１、２０６ シリコン窒化膜 １２ ｎ⁺ 型ポリシリコン膜 １３、１８ ｐ⁺ 型層 １４ ｎ⁺ 型エミッタ領域 １５ ベースコンタクト １７、２０９、３０９ 電極 １９ 絶縁膜 ２０、２０２、３０２ ｎ⁺ 型埋込層 ２１ ｎ⁺ 型コレクタ引き上げ領域 ２２ エミッタコンタクト １０１、２０１、３０１ ｐ型シリコン基板 ２０５、３０５ ｐ⁺ 型ポリシリコン膜 ２０６ シリコン窒化膜 ２０８、３０８ ｎ⁺ 型ポリシリコン膜 ２１０、３１０ ベース領域 ２１１ ｐ型半導体領域 ２１２、３１２ ｐ⁺ 型半導体領域 ２１３、３１１ エミッタ領域 ３０３ ｎ型ウェル ３０７ ＢＰＳＧ膜

Claims (6)

【特許請求の範囲】
1. 【請求項１】 コレクタ領域となる第１導電型半導体領
   域と、前記第１導電型半導体領域を囲んで形成された素
   子分離絶縁膜と、前記第１導電型半導体領域上ではベー
   ス領域を構成する単結晶半導体膜となり前記素子分離絶
   縁膜上ではベース引き出しリードを構成する多結晶半導
   体膜となる第２導電型半導体膜と、前記第２導電型半導
   体膜のベース領域となる領域の表面領域に選択的に形成
   されたエミッタ領域と、前記第２導電型半導体膜上を覆
   う、前記エミッタ領域上にエミッタ開口が形成された層
   間絶縁膜と、前記エミッタ開口内に埋め込まれた第１導
   電型多結晶半導体膜と、を有する半導体装置。
2. 【請求項２】 前記第１導電型半導体領域および前記素
   子分離絶縁膜と、前記第２導電型半導体膜との間には、
   ベース領域部分にベース開口の開設された絶縁層が形成
   されていることを特徴とする請求項１記載の半導体装
   置。
3. 【請求項３】 （１）半導体基板上に形成された第１導
   電型半導体層を素子分離絶縁膜にて区画してコレクタ領
   域となる第１導電型半導体領域を形成する工程と、 （２）前記素子分離絶縁膜および前記第１導電型半導体
   領域上に、半導体上では単結晶となり絶縁物上では多結
   晶となる第２導電型の半導体膜を成長させる工程と、 （３）前記半導体膜上にそのエミッタ形成領域上にエミ
   ッタ開口の開設された層間絶縁膜を形成する工程と、 （４）前記エミッタ開口内を埋め込む第１導電型の多結
   晶半導体膜を形成し、該多結晶半導体膜の不純物を前記
   半導体膜中に拡散してエミッタ領域を形成する工程と、 （５）前記エミッタ開口内を埋め込む前記第１導電型の
   多結晶半導体膜上にエミッタ電極を、前記第２導電型の
   半導体膜の多結晶部分にベース電極を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
4. 【請求項４】 前記エミッタ開口の付近を除いて前記層
   間絶縁膜は第２導電型不純物を含んでいることを特徴と
   する請求項３記載の半導体装置の製造方法。
5. 【請求項５】 前記第（３）の工程が、前記半導体膜
   のベース領域となる領域上を不純物を含まないシリコン
   酸化膜で選択的に覆うサブ工程、全体を第２導電型の
   不純物を含む酸化膜で覆うサブ工程、前記シリコン酸
   化膜および前記不純物を含む酸化膜を選択的にエッチン
   グして前記エミッタ開口より口径の大きい大口径エミッ
   タ開口を開孔するサブ工程、絶縁膜の堆積とそのエッ
   チバックにより前記大口径エミッタ開口の側面に側壁絶
   縁膜を形成するサブ工程、を含んでいることを特徴とす
   る請求項３記載の半導体装置の製造方法。
6. 【請求項６】 前記第（１）の工程と前記第（２）の工
   程との間に、前記素子分離絶縁膜および前記第１導電型
   半導体領域上にベース形成領域にベース開口の開設され
   た絶縁層を形成する工程が付加されていることを特徴と
   する請求項３記載の半導体装置の製造方法。